一种预稳压的零电流损耗单管栅控电路制造技术

本发明专利技术公开了一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；所述MOSFET器件的阈值电压为零限值；采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。本发明专利技术仅仅使用一个阈值电压为零限值的MOSFET器件或者耗尽型的MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为系统本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。高压预稳压集成电路设计等领域。高压预稳压集成电路设计等领域。

【技术实现步骤摘要】
一种预稳压的零电流损耗单管栅控电路


[0001]本专利技术属于模拟集成电路
，具体涉及一种预稳压的零电流损耗单管栅控电路。

技术介绍

[0002]随着目前集成电路的发展，对于产品各方面的性能提出了更高的要求，尤其在对电源电压进行预稳压的基准电压、基准电流、高压预稳压等集成电路领域。其中基准电压与基准电流领域的芯片需要预稳压提高输出基准的PSRR特性与线性调整率特性，高压应用芯片需要预稳压来保护内部电路不被高压击穿。目前预稳压技术整体的发展方向是低压、低功耗、高效率、高精度等，不过目前已有的预稳压技术在功耗、面积与稳定性等方面存在严重的缺陷。
[0003]目前已有的预稳压技术整体分为悬浮地技术和负反馈技术以及LDO(低压差线性稳压器)技术等。悬浮地技术主要应用于高压预稳压方面，利用额外的MOS二极管接法支路创造一个与电源电压无关的电压范围提供给后端电路，但是其最大的缺点就是额外的支路电流损耗且应用范围狭隘；
[0004]负反馈技术与LDO技术利用负反馈原理对电源电压进行预稳压应用范围更为广泛，无论是基准电压，基准电流还是高压预稳压方面均可以应用。但是过程中不可避免的涉及到环路稳定性设计需要电容补偿不仅增加了设计难度，而且还会增加额外的芯片面积，同时相较于悬浮地技术，这两种技术所消耗的电流支路更多，电流的损耗也更大。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种预稳压的零电流损耗单管栅控电路。本专利技术要解决的技术问题通过以下技术方案实现：
>[0006]一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；
[0007]所述MOSFET器件的阈值电压为零限值或者所述MOSFET器件为耗尽型；
[0008]采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。
[0009]在本专利技术的一个实施例中，所述MOSFET器件为N型MOSFET器件；
[0010]所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对电源电压进行预稳压为所述后端电路提供预稳压输入电位。
[0011]在本专利技术的一个实施例中，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接至所述后端电路的输入端，漏极连接电源电压；
[0012]采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的的栅极电压和偏置电流保持不变时，以确定所述MOSFET器件的栅极和源极的电压差，输出所述预稳压输入电位实现正栅控制预稳压。
[0013]在本专利技术的一个实施例中，所述MOSFET器件的栅极和源极相连并连接至所述后端电路的输入端，衬底连接地电位，漏极连接电源电压；
[0014]采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极和源极的电压差以及偏置电流保持不变时，以确定所述MOSFET器件的源极和衬底的电势差，输出所述预稳压输入电位实现背栅控制预稳压。
[0015]在本专利技术的一个实施例中，所述MOSFET器件为P型MOSFET器件；
[0016]所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对地电位进行预稳压为所述后端电路提供预稳压地电位。
[0017]在本专利技术的一个实施例中，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接所述后端电路的预稳压地电位，漏极连接所述地电位；
[0018]采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，输出所述预稳压地电位实现正栅控制预稳压。
[0019]在本专利技术的一个实施例中，所述MOSFET器件的栅极和源极相连并连接所述后端电路的预稳压地电位，衬底连接电源电压，漏极连接所述地电位；
[0020]采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，以确定源极和衬底的电势差，输出所述预稳压地电位实现背栅控制预稳压。
[0021]在本专利技术的一个实施例中，所述N型MOSFET器件为Native MOSFET器件或耗尽型MOSFET器件。
[0022]在本专利技术的一个实施例中，所述P型MOSFET器件的阈值电压等于0或为耗尽型MOSFET器件。
[0023]本专利技术的有益效果：
[0024]本专利技术仅仅使用一个阈值电压为零限值的MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为系统本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。
[0025]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0026]图1为本专利技术实施例提供的一种预稳压的零电流损耗单管栅控电路的后端电路结构示意图：
[0027]图2为本专利技术实施例提供的一种采用单管N型MOSFET器件正栅控电路的结构示意图：
[0028]图3为本专利技术实施例提供的一种采用单管N型Native MOSFET器件正栅控电路的结构示意图；
[0029]图4为本专利技术实施例提供的一种采用单管N型MOSFET器件背栅控电路的结构示意图；
[0030]图5为本专利技术实施例提供的一种采用单管N型Native MOSFET器件背栅控电路的结构示意图；
[0031]图6为加入N型MOSFET器件单管正栅零电流损耗的预稳压后与不加预稳压情况时基准电压VREF的PSRR对比结果分析图；
[0032]图7为加入N型MOSFET器件单管背栅零电流损耗的预稳压后与不加预稳压情况时基准电压VREF的PSRR对比结果分析图；
[0033]图8为本专利技术实施例提供的采用单管P型MOSFET器件正栅控电路的结构示意图；
[0034]图9为本专利技术实施例提供的采用单管P型MOSFET器件背栅控电路的结构示意图。
具体实施方式
[0035]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0036]实施例一
[0037]一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与后端电路电连接的一个MOSFET器件。MOSFET器件的阈值电压为零限值或者MOSFET器件为耗尽型。采用MOSFET器件的栅电压控制进行预稳压为后端电路提供预稳压电位。其中，零限值为等于0或接近0的正值或负值。后端电路即为需要预稳压供电的电路部分。
[0038本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种预稳压的零电流损耗单管栅控电路，其特征在于，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；所述MOSFET器件的阈值电压为零限值或者所述MOSFET器件为耗尽型；采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。2.根据权利要求1所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件为N型MOSFET器件；所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对电源电压进行预稳压为所述后端电路提供预稳压输入电位。3.根据权利要求2所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接至所述后端电路的输入端，漏极连接电源电压；采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的的栅极电压和偏置电流保持不变时，以确定所述MOSFET器件的栅极和源极的电压差，输出所述预稳压输入电位实现正栅控制预稳压。4.根据权利要求2所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极和源极相连并连接至所述后端电路的输入端，衬底连接地电位，漏极连接电源电压；采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极和源极的电压差以及偏置电流保持不变时，以确定所述MOSFET器件的源极和衬底的电势差，输出所述预稳压输入电位实现背栅控制预稳压。5.根据权利要求1所述的一种预...

【专利技术属性】
技术研发人员：柴常春，陈柯旭，宋博奇，李福星，秦英朔，孟祥瑞，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：