一种基准电流产生电路及模拟集成电路系统技术方案

本发明专利技术公开了一种基准电流产生电路，包括：启动电路和核心电路，所述核心电路包括电流镜模块和带交叉耦合结构的基准电流产生模块；所述带交叉耦合结构的基准电流产生模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电阻，所述第一晶体管的基极与所述第二晶体管的集电极以及所述第四晶体管的发射极耦合，所述第二晶体管的基极与所述第一晶体管的集电极以及所述第三晶体管的发射极耦合，所述第一晶体管的发射极接地，所述第二晶体管的发射极经第一电阻接地，其中，所述第一、第四晶体管的发射极面积相等，所述第二、第三晶体管的发射极面积相等。三晶体管的发射极面积相等。三晶体管的发射极面积相等。

【技术实现步骤摘要】
一种基准电流产生电路及模拟集成电路系统


[0001]本专利技术涉及集成电路
，尤其涉及一种基准电流产生电路及模拟集成电路系统。

技术介绍

[0002]在模拟集成电路中，基准电流源是为其它电路提供高精度、低温度系数偏置电流的基准源，它是许多模拟和数模混合集成电路中必不可少的一部分。为保证系统电路正常工作，基准电流源电路需要为整个系统电路提供稳定准确的偏置电流，基准电流源的精度会直接影响到整个系统的电路的功耗、PSRR(电压抑制比)以及温度等特性。高性能的模拟电路必须要有高质量、高稳定性的电流和电压偏置电路来支撑。因此，实际应用中设计高精度的基准dianliu源成为设计者关注的重点。

技术实现思路

[0003]本申请实施例通过提供一种基准电流产生电路及模拟集成电路系统，采用交叉耦合的晶体管结构，弥补了由于电流镜不对称造成的电流失配问题，使得输出电流更加精确，并极大地降低了基准电流源的温漂系数。
[0004]第一方面，本专利技术通过本专利技术的一实施例提供如下技术方案：
[0005]一种基准电流产生电路，包括：启动电路和核心电路，所述核心电路包括电流镜模块和带交叉耦合结构的基准电流产生模块，所述电流镜模块与所述启动电路的输出端耦合，所述带交叉耦合结构的基准电流产生模块与所述电流镜模块的输出端耦合；所述启动电路用于启动所述核心电路，使所述核心电路脱离零电流工作状态，进入正常工作状态；所述电流镜模块用于输出镜像电流，所述带交叉耦合结构的基准电流产生模块用于产生基准电流；所述带交叉耦合结构的基准电流产生模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电阻，所述第一晶体管的基极与所述第二晶体管的集电极以及所述第四晶体管的发射极耦合，所述第二晶体管的基极与所述第一晶体管的集电极以及所述第三晶体管的发射极耦合，所述第一晶体管的发射极接地，所述第二晶体管的发射极经第一电阻接地，所述第三晶体管的基极与所述第四晶体管的基极以及所述第四晶体管的集电极耦合，其中，所述第一晶体管与所述第四晶体管的发射极面积相等，所述第二晶体管与所述第三晶体管的发射极面积相等。
[0006]优选地，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为三极管。
[0007]优选地，所述核心电路还包括：偏置模块以及滤波模块，所述偏置模块的输入端与所述启动电路耦合，所述偏置模块的输出端通过所述滤波模块与所述第三晶体管的集电极耦合，所述偏置模块用于为所述电流镜模块提供正常工作的偏置电压，所述滤波模块用于对输入到所述第三晶体管集电极的电压进行滤波处理。
[0008]优选地，所述滤波模块包括：电容和电阻，所述电容与所述电阻串联，所述电容接
地，所述电阻与所述偏置模块的输出端耦合。
[0009]优选地，所述第二晶体管的发射结面积，是所述第一晶体管发射结面积的n倍，所述第三晶体管的发射结面积，是所述第四晶体管发射结面积的n倍，其中，n为大于或等于1的整数。
[0010]优选地，所述电流镜模块包括第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的栅极均与所述启动电路的输出端耦合，所述第一PMOS管和所述第二PMOS管的源极均与电源电压耦合，所述第一PMOS管的漏极与所述第四晶体管的集电极耦合，所述第二PMOS管的漏极与所述第三晶体管的集电极耦合。
[0011]优选地，所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管以及第五PMOS管，所述第一NMOS管、所述第二NMOS管以及所述第三NMOS管的源极均接地，所述第一NMOS管和所述第二NMOS管的栅极与所述第二NMOS管的漏极耦合，所述第四PMOS管的漏极与所述第二NMOS管的漏极耦合，所述第一NMOS管的漏极、所述第三NMOS管的栅极均与所述第五PMOS管的漏极耦合，所述第五PMOS管的栅极与使能端耦合，所述第四PMOS管和所述第五PMOS管的源极均与电源耦合，所述第三NMOS管的漏极与所述第四PMOS管的栅极耦合，所述第四PMOS管的栅极为所述启动电路的输出端。
[0012]优选地，所述第一NMOS管导通时，所述第三NMOS管将处于截止状态。
[0013]优选地，所述基准电流产生电路应用于3.3V以上的模拟集成电路系统中。
[0014]第二方面，本专利技术通过本专利技术的一实施例，提供如下技术方案：
[0015]一种模拟集成电路系统，包括第一方面的描述所述基准电流产生电路。
[0016]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
[0017]本专利技术实施例提供的一种基准电流产生电路，通过在核心电路中增设带交叉耦合结构的基准电流产生模块，所述带交叉耦合结构的基准电流产生模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电阻；所述第一晶体管的基极与所述第二晶体管的集电极以及所述第四晶体管的发射极耦合；所述第二晶体管的基极与所述第一晶体管的集电极以及所述第三晶体管的发射极耦合；所述第一晶体管的发射极接地，所述第二晶体管的发射极经第一电阻接地，所述第三晶体管的基极与所述第四晶体管的基极以及所述第四晶体管的集电极耦合；其中，所述第一晶体管与所述第四晶体管的发射极面积相等，所述第二晶体管与所述第三晶体管的发射极面积相等。该电路能够对因电流镜模块的不对称导致的失配进行补偿，从而弥补了由于电流镜不对称造成的电流失配问题，使得输出电流更加精确，并极大地降低了基准电流源的温漂系数。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术实施例中一种基准电流产生电路的电路图；
[0020]图2为本专利技术实施例中一种核心电路的电路图；
[0021]图3为本专利技术实施例提供的第一种示例性基准电流源电路图；
[0022]图4为本专利技术实施例提供的第二种示例性基准电流源电路图；
[0023]图5为本专利技术实施例提供的第三种示例性基准电流源电路图；
[0024]图6为本专利技术实施例中一种模拟集成电路系统的结构图。
具体实施方式
[0025]本申请实施例通过提供一种基准电流产生电路及模拟集成电路系统，采用交叉耦合的晶体管结构，弥补了由于电流镜不对称造成的电流失配问题，使得输出电流更加精确，并极大地降低了基准电流源的温漂系数。
[0026]在本专利技术的描述中，还需要说明的是，术语“耦合”表示连接关系，例如：可以是两个元件的电连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0027]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准电流产生电路，其特征在于，包括：启动电路和核心电路，所述核心电路包括电流镜模块和带交叉耦合结构的基准电流产生模块，所述电流镜模块与所述启动电路的输出端耦合，所述带交叉耦合结构的基准电流产生模块与所述电流镜模块的输出端耦合；所述启动电路用于启动所述核心电路，使所述核心电路脱离零电流工作状态，进入正常工作状态；所述电流镜模块用于输出镜像电流，所述带交叉耦合结构的基准电流产生模块用于产生基准电流；所述带交叉耦合结构的基准电流产生模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电阻，所述第一晶体管的基极与所述第二晶体管的集电极以及所述第四晶体管的发射极耦合，所述第二晶体管的基极与所述第一晶体管的集电极以及所述第三晶体管的发射极耦合，所述第一晶体管的发射极接地，所述第二晶体管的发射极经第一电阻接地，所述第三晶体管的基极与所述第四晶体管的基极以及所述第四晶体管的集电极耦合，其中，所述第一晶体管与所述第四晶体管的发射极面积相等，所述第二晶体管与所述第三晶体管的发射极面积相等。2.如权利要求1所述的电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为三极管。3.如权利要求2所述的电路，其特征在于，所述核心电路还包括：偏置模块以及滤波模块，所述偏置模块的输入端与所述启动电路耦合，所述偏置模块的输出端通过所述滤波模块与所述第三晶体管的集电极耦合，所述偏置模块用于为所述电流镜模块提供正常工作的偏置电压，所述滤波模块用于对输入到所述第三晶体管集电极的电压进行滤波处理。4.如权利要求3所述的电路，其特征在于，所述滤波模块包括：电容和电阻，所述电容与所述电阻串联，所述电容接地，所述电阻与所述偏置模块的输出端耦合。5.如权利要求2...

【专利技术属性】
技术研发人员：丁利强，蔡小五，曹硕，郝宁，高马利，夏瑞瑞，高悦欣，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：