扇出型封装件结构和方法技术

本发明专利技术实施例提供了一种方法，包括：在载体上附接半导体结构，在载体上方沉积模塑料层，其中，半导体结构嵌入在模塑料层中；将第一感光材料层和第二感光材料层暴露于光；显影第一感光材料层和第二感光材料层以形成开口，开口具有位于第一感光材料层中的第一部分和位于第二感光材料层中的第二部分，其中，第二部分的宽度大于第一部分的宽度；用导电材料填充开口以在第一感光材料层中形成通孔和在第二感光材料层中形成重分布层；以及在重分布层上方形成凸块。本发明专利技术实施例涉及扇出型封装件结构和方法。构和方法。构和方法。

Fan out package structure and method

【技术实现步骤摘要】
扇出型封装件结构和方法
[0001]本申请是于2016年10月21日提交的申请号为201610919326.3的名称为“扇出型封装件结构和方法”的专利技术专利申请的分案申请。


[0002]本专利技术实施例涉及扇出型封装件结构和方法。

技术介绍

[0003]由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体产业经历了快速的发展。在大多数情况下，这种集成度的提高源自最小特征尺寸的不断减小，这使得更多的部件集成在给定的区域内。然而，更小的部件尺寸可以导致更多的泄漏电流。随着近来对微型化、更高速度、更大带宽以及更低功耗和延迟的要求提高，也产生了对于半导体管芯的更小和更具创造性的封装技术的需要。
[0004]随着半导体技术的进一步发展，具有扇出型封装件的半导体器件作为有效替代物出现从而进一步改善半导体器件的性能。在具有扇出型封装件的半导体器件中，模塑料层可以形成在半导体管芯周围以提供额外的表面区域，从而支撑扇出型互连结构。例如，可以在模塑料层的顶面上方形成多个重分布层。此外，重分布层电连接至半导体管芯的有源电路。然后，可以形成诸如位于凸块金属化结构上的焊球以通过重分布层电连接到半导体管芯。

技术实现思路

[0005]根据本专利技术的一些实施例，提供了一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括多个连接件；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；在所述模塑料层上沉积第一感光材料层；根据第一图案将所述第一感光材料层暴露于光；在所述第一感光材料层上沉积第二感光材料层；根据第二图案将所述第二感光材料层暴露于光；显影所述第一感光材料层和所述第二感光材料层以形成多个开口；用导电材料填充所述多个开口以形成第一重分布层；以及在所述第一重分布层上方形成多个凸块。
[0006]根据本专利技术的另一些实施例，还提供了一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括连接件，并且其中，所述连接件的顶面与所述半导体结构的顶面平齐；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；将第一感光材料层和第二感光材料层暴露于光；显影所述第一感光材料层和所述第二感光材料层以形成开口，所述开口具有位于所述第一感光材料层中的第一部分和位于所述第二感光材料层中的第二部分，其中，所述第二部分的宽度大于所述第一部分的宽度；用导电材料填充所述开口以在所述第一感光材料层中形成通孔和在所述第二感光材料层中形成重分布层；以及在所述重分布层上方形成凸块。
[0007]根据本专利技术的又一些实施例，还提供了一种半导体装置，包括：半导体结构，位于
模塑料层中；第一聚合物层，位于所述模塑料层上；第二聚合物层，位于所述第一聚合物层上；第一互连结构，具有位于所述第一聚合物层中的第一通孔部分和位于所述第二聚合物层中的第一金属线部分；第三聚合物层，位于所述第二聚合物层上；第四聚合物层，位于所述第三聚合物层上；以及第二互连结构，具有位于所述第三聚合物层中的第二通孔部分和位于所述第四聚合物层中的第二金属线部分，其中，所述第二通孔部分与所述第一通孔部分垂直对齐。
附图说明
[0008]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。
[0009]图1示出了根据本专利技术的各个实施例的具有扇出型封装件的半导体器件的截面图；
[0010]图2至图15示出了根据本专利技术的各个实施例的制造图1中示出的半导体器件的中间步骤；以及
[0011]图16示出了根据本专利技术的各个实施例的形成图1中示出的半导体器件的方法的流程图。
具体实施方式
[0012]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。
[0013]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
[0014]将结合具体上下文中的实施例描述本专利技术，即，形成具有扇出型封装件的半导体器件的制造工艺。然而，本专利技术的实施例也可以应用于各种半导体结构。在下文中，将参考附图来具体解释各个实施例。
[0015]图1示出了根据本专利技术的各个实施例的具有扇出型封装件的半导体器件的截面图。半导体器件100包括嵌入在模塑料层402中的半导体芯片140和形成在模塑料层402上方的多个互连结构。
[0016]如图1所示，半导体芯片140包括衬底102。衬底102可以由硅、硅锗、碳化硅等形成。另外，衬底102可以是绝缘体上硅(SOI)衬底。SOI衬底可以包括形成在绝缘层(例如，掩埋氧
化物等)上方的半导体材料(例如硅、锗等)层，绝缘层形成在硅衬底中。此外，可使用的其他衬底包括多层衬底、梯度衬底、混合取向衬底等。
[0017]衬底102可进一步包括各种电路(未示出)。在衬底102上形成的电路可以是适合于特定应用的任何类型的电路。
[0018]根据实施例中，该电路可包括各种n型金属氧化物半导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。该电路可以互连以执行一个或多个功能。该功能可包括存储器结构、处理结构、传感器、放大器、功率分配器、输入/输出电路等。本领域普通技术人员将理解，提供以上实例仅用于示出的目的，从而进一步解释本专利技术的应用，并且不旨在以任何方式限制本专利技术。
[0019]在衬底102的顶部上形成层间介电层104。例如，层间介电层104可以由诸如氧化硅的低k介电材料形成。层间介电层104可以通过本领域已知的任何合适的方法形成，诸如旋转、化学气相沉积(CVD)和等离子体增强化学气相沉积(PECVD)。本领域普通技术人员将认识到，层间介电层104还可以包括多个介电层。
[0020]在层间介电层104上方形成底部金属化层122和顶部金属化层126。如图1所示，底部金属化层122包括第一金属线124。类似地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括多个连接件、钝化层和位于所述钝化层上方的聚合物层，其中，所述多个连接件的下部被所述钝化层环绕，并且所述多个连接件的上部被所述聚合物层环绕；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；在所述模塑料层上沉积第一感光材料层；根据第一图案将所述第一感光材料层暴露于光，使得当显影剂施加于所述第一感光材料层时，所述第一感光材料层的曝光区域被蚀刻掉；在所述第一感光材料层上沉积第二感光材料层；根据第二图案将所述第二感光材料层的位于所述第一感光材料层的曝光区域正上方的第一区域以及位于所述第一感光材料层的未曝光区域正上方的第二区域暴露于光，使得当显影剂施加于所述第二感光材料层时，所述第二感光材料层的曝光区域被蚀刻掉；显影所述第一感光材料层和所述第二感光材料层以形成多个开口，其中，所述多个开口中的一些开口的第一部分形成在所述第一感光材料层中并且基于第一图案，并且所述多个开口中的所述一些开口的第二部分形成在所述第二感光材料层中并且基于第二图案，并且其中，所述第一部分与所述第二部分垂直对齐并且所述第一部分的宽度与所述第二部分的宽度不同，而所述多个开口中的另一些开口仅具有形成在所述第二感光材料层中的第二部分而没有形成在所述第一感光材料层中的第一部分；在所述开口的底部和侧壁上形成晶种层；在所述晶种层的非开口部分的顶面上方形成光刻胶层，其中，所述光刻胶层的边缘与所述开口的侧壁垂直对齐；通过自下而上的镀工艺利用导电材料填充所述多个开口以在所述第一部分中形成通孔并且在所述第二部分中形成第一重分布层；在所述第一重分布层上方形成介电层；在所述介电层上方形成多个凸块下金属结构；以及在所述多个凸块下金属结构上方形成多个凸块，其中，所述多个凸块下金属结构中的一些不在所述半导体结构正上方，其中，所述凸块下金属结构通过所述介电层与最接近所述凸块下金属结构的重分布层分隔开。2.一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括连接件、钝化层和位于所述钝化层上方的聚合物层，其中，所述连接件的下部被所述钝化层环绕，并且所述连接件的上部被所述聚合物层环绕，并且其中，所述连接件的顶面与所述聚合物层的顶面平齐；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；将第一感光材料层和位于所述第一感光材料层上方的第二感光材料层暴露于光，使得当显影剂施加于所述第一感光材料层时，所述第一感光材料层的曝光区域被蚀刻掉，其中，将所述第二感光材料层暴露于光包括将所述第二感光材料层的位于所述第一感光材料层的曝光区域正上方的第一区域以及位于所述第一感光材料层的未曝光区域正上方的第二区域暴露于光；
显影所述第一感光材料层和所述第二感光材料层以形成多个开口，所述多个开口中的一些开口具有位于所述第一感光材料层中的第一部分和位于所述第二感光材料层中的与所述第一部分垂直对齐的第二部分，其中，所述第二部分的宽度大于所述第一部分的宽度，所述多个开口中的另一些开口仅具有位于所述第二感光材料层中的第二部分而没有位于所述第一感光材料层中的第一部分；在所述开口的底部和侧壁上形成晶种层；在所述晶种层的非开口部分的顶面上方形成光刻胶层，其中，所述光刻胶层的边缘与所述开口的侧壁垂直对齐；通过自下而上的镀工艺利用导电材料填充所述开口以在所述第一感光材料层中形成通孔和在所述第二感光材料层中形成重分布层；以及在所述重分布层上方形成介电层；在所述介电层上方形成凸块下金属结构；以及在所述凸块下金属结构上方形成凸块，其中，所述凸块下金属结构限定所述凸块的水平底面，其中，所述凸块下金属结构通过所述介电层与最接近所述凸块下金属结构的重分布层分隔开。3.一种半导体装置，包括：半导体结构，位于模塑料层中，其中，所述半导体结构包括多个连接件、钝化层和位于所述钝化层上方的聚合物层，其中，所述多个连接件的下部被所述钝化层环绕，并且所述多个连接件的上部被所述聚合物层环绕；第一聚合物层，位于所述模塑料层上；第二聚合物层，位于所述第一聚合物层上；第一互连结构，具有位于所述第一聚合物层中的第一通孔部分和位于所述第二聚合物层中的第一金属线部分；第三聚合物层，位于所述第二聚合物层上；第四聚合物层，位于所述第三聚合物层上；第二互连结构，具有位于所述第三聚合物层中的第二通孔部分和位于所述第四聚合物层中的第二金属线部分，其中，所述第二通孔部分与所述第一通孔部分垂直对齐，并且所述第二金属线部分与所述第一金属线部分垂直对齐，其中，所述第一金属线部分中的一些与所述第二金属线部分中的一些设置在所述第二通孔部分的相对侧上并且分别与所述第二通孔部分的相对端接触，而所述第一金属线部分的另一些与所述第二金属线部分中的另一些通过所述第三聚合物层的未形成所述第二通孔部分的区域间隔开；介电层，位于所述第四聚合物层上方；多个凸块下金属结构，位于所述介电层上方；以及多个凸块，位于相应的所述多个凸块下金属结构上方，其中，所述多个凸块下金属结构中的一些没有位于所述第二互连结构上，其中，所述凸块下金属结构通过所述介电层与最接近所述凸块下金属结构的金属线部分分隔开，其中，所述第一金属线部分具有第一非垂直侧壁和第二非垂直侧壁；
所述第二金属线部分具有第三非垂直侧壁和第四非垂直侧壁；并且其中：所述第一非垂直侧壁的最外边缘与所述第三非垂直侧壁的最外边缘垂直对齐；以及所述第二非垂直侧壁的最外边缘与所述第四非垂直侧壁的最外边缘垂直对齐。4.一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括多个连接件、钝化层和位于所述钝化层上方的聚合物层，其中，所述多个连接件的下部被所述钝化层环绕，并且所述多个连接件的上部被所述聚合物层环绕；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；对所述模塑料层施加研磨工艺直到暴露出所述半导体结构的顶面；在所述模塑料层上方沉积第一感光材料层并且将所述第一感光材料层暴露于光，使得当显影剂施加于所述第一感光材料层时，所述第一感光材料层的曝光区域被蚀刻掉；在所述第一感光材料层上方沉积第二感光材料层并且将所述第二感光材料层的位于所述第一感光材料层的曝光区域正上方的第一区域以及位于所述第一感光材料层的未曝光区域正上方的第二区域暴露于光；显影所述第一感光材料层和所述第二感光材料层以形成开口，所述开口中的一些具有位于所述第一感光材料层中的第一部分和位于所述第二感光材料层中的与所述第一部分垂直对齐的第二部分，而所述开口中的另一些仅具有位于所述第二感光材料层中的第二部分而没有位于所述第一感光材料层中的第一部分；在所述开口的底部和侧壁上形成晶种层，其中，所述第一部分与所述第二部分之间的接触面处不存在所述晶种层；在所述晶种层的非开口部分的顶面上方形成光刻胶层，其中，所述光刻胶层的边缘与所述开口的侧壁垂直对齐；以及通过自下而上的镀工艺利用导电材料填充所述开口以在所述第一部分中形成通孔和在所述第二部分中形成重分布层；在所述重分布层上方形成凸块下金属结构；以及在所述凸块下金属结构上方形成凸块，其中，所述凸块下金属结构限定所述凸块的水平底面。5.一种半导体器件，包括：半导体结构，位于模塑料层中，所述半导体结构包括连接件、钝化层和位于所述钝化层上方的聚合物层，其中，所述多个连接件的下部被所述钝化层环绕，并且所述多个连接件的上部被所述聚合物层环绕，所述连接件的顶面水平面与所述聚合物层和所述模塑料层的顶面平齐；第一聚合物层，位于所述模塑料层上；第二聚合物层，位于所述第一聚合物层上；第一互连结构，具有位于所述第一聚合物层中的第一通孔部分和位于所述第二聚合物层中的第一金属线部分；第二互连结构，位于所述第一互连结构上方，所述第二互连结构具有第二通孔部分和第二金属线部分，其中，所述第二通孔部分与所述第一通孔部分垂直对齐，并且所述第二金属线部分与所述第一金属线部分垂直对齐，并且其中，所述第二互连结构的底部与所述第
一互连结构的顶部直接接触，其中，所述第二通孔部分位于所述第二聚合物层上方的第三聚合物层中，并且其中，所述第一金属线部分中的一些与所述第二金属线部分中的一些设置在所述第二通孔部分的相对侧上并且分别与所述第二通孔部分的相对端接触，而所述第一金属线部分中的另一些与所述第二金属线部分中的另一些通过所述第三聚合物层的未形成所述第二通孔部分的区域间隔开；介电层，位于所述第四聚合物层上方；多个凸块下金属结构，位于所述介电层上方；以及多个凸块，位于所述多个凸块下金属结构上，其中，所述凸块下金属结构中的一些不在所述半导体结构正上方，其中，所述凸块下金属结构通过所述介电层与最接近所述凸块下金属结构的金属线部分分隔开，其中，第一通孔部分具有第一非垂直侧壁和第二非垂直侧壁；以及第二通孔部分具有第三非垂直侧壁和第四非垂直侧壁，并且其中：所述第一非垂直侧壁的最外边缘与所述第三非垂直侧壁的最外边缘垂直对齐；所述第二非垂直侧壁的最外边缘与所述第四非垂直侧壁的最外边缘垂直对齐，以及所述第一金属线部分具有第五非垂直侧壁和第六非垂直侧壁；以及所述第二金属线部分具有第七非垂直侧壁和第八非垂直侧壁；并且其...

【专利技术属性】
技术研发人员：邱志威，邱绍玲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：