半导体模块以及半导体模块的制造方法技术

本发明专利技术提供一种半导体模块，所述半导体模块具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接，布线部具有与半导体芯片连接的芯片连接部，芯片连接部的表面具有：多个凹部；以及平面部，其配置于两个凹部之间。置于两个凹部之间。置于两个凹部之间。

Semiconductor module and manufacturing method of semiconductor module

【技术实现步骤摘要】
【国外来华专利技术】半导体模块以及半导体模块的制造方法


[0001]本专利技术涉及一种半导体模块以及半导体模块的制造方法。

技术介绍

[0002]以往，已知有在绝缘电路基板搭载半导体芯片，并利用引线框架等布线部将半导体芯片与绝缘电路基板的电路图案连接的半导体模块。在这样的半导体模块中，为了保护半导体芯片，使用各种树脂封装。(例如，参照专利文献1)。
[0003]专利文献1：WO2017/163583

技术实现思路

[0004]技术问题
[0005]希望抑制引线框架等布线部与树脂封装之间的剥离。
[0006]技术手段
[0007]为了解决上述课题，在本专利技术的一个方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接。布线部可以具有与半导体芯片连接的芯片连接部。芯片连接部的表面可以具有多个凹部。芯片连接部的表面可以具有配置于两个凹部之间的平面部。
[0008]在本专利技术的第二方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；布线部，其在表面的至少一部分具有展开面积比为0.2以上的粗糙面区，并且将半导体芯片与电路图案连接；以及树脂封装，其保护半导体芯片。
[0009]在本专利技术的第三方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；布线部，其将半导体芯片与电路图案连接；以及树脂封装，其保护半导体芯片。布线部可以具有：芯片连接部，其与半导体芯片连接；电路图案连接部，其与电路图案连接；以及桥接部，其将芯片连接部和电路图案连接部连接。芯片连接部可以具有与半导体芯片相对的下表面。芯片连接部的下表面可以具有离桥接部最远的第一边。在芯片连接部的下表面，可以遍及第一边的一半以上的长度而设置有沿着第一边的台阶或倾斜部。
[0010]在本专利技术的第四方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接。布线部可以具有与半导体芯片连接的芯片连接部。芯片连接部可以具有主材部。芯片连接部可以具有阻碍部，该阻碍部由焊料润湿性比主材部的焊料润湿性低的材料形成，并且在前端面露出地配置。
[0011]在本专利技术的第五方式中，提供一种半导体模块的制造方法。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布
线部，其将半导体芯片和电路图案电连接，布线部可以具有与半导体芯片连接的芯片连接部。在制造方法中，可以对芯片连接部的表面照射激光，形成多个凹部以及配置于两个凹部之间的平面部。
[0012]在本专利技术的第六方式中，提供一种半导体模块的制造方法。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接，布线部可以具有与半导体芯片连接的芯片连接部。在制造方法中，可以利用模具对芯片连接部的上表面转印形状，形成多个凹部以及配置于两个凹部之间的平面部。
附图说明
[0013]图1是示出本专利技术的一个实施方式的半导体模块100的一例的图。
[0014]图2是示出绝缘电路基板160的一例的图。
[0015]图3是图2的A
‑
A截面图。
[0016]图4是图3的引线框架50的放大图。
[0017]图5是电路图案连接部56的附近的放大图。
[0018]图6是图3的前端面66的附近的放大图。
[0019]图7是示出引线框架50的展开面积比与紧贴强度之间的关系的图。
[0020]图8是示出引线框架50的其他结构例的立体图。
[0021]图9是示出图8的芯片连接部52的下表面62的图。
[0022]图10是示出图9中的B
‑
B截面的图。
[0023]图11是示出图9中的C
‑
C截面的图。
[0024]图12是适用了图8的引线框架50的情况下的前端面66的附近的放大图。
[0025]图13是示出芯片连接部52的下表面62的其他例的图。
[0026]图14是示出图13中的D
‑
D截面的图。
[0027]图15是示出图13中的E
‑
E截面的图。
[0028]图16是示出芯片连接部52的下表面62的其他例的图。
[0029]图17是示出图16中的F
‑
F截面的图。
[0030]图18是示出图16中的G
‑
G截面的图。
[0031]图19是示出芯片连接部52的下表面62的其他例的图。
[0032]图20是示出图19中的H
‑
H截面的图。
[0033]图21是示出图19中的I
‑
I截面的图。
[0034]图22是示出参考例的芯片连接部152的图。
[0035]图23是芯片连接部152的顶点201附近的放大图。
[0036]图24是示出引线框架50的其他例的图。
[0037]图25是将芯片连接部52的前端面66的附近放大的图。
[0038]图26是示出前端面66处的凹部210和平面部212的一例的图。
[0039]图27是示出前端面66处的凹部210和平面部212的配置例的图。
[0040]图28是示出前端面66处的凹部210和平面部212的其他配置例的图。
[0041]图29是示出半导体模块100的制造方法中的一部分工序的图。
[0042]图30是示出本实施例1～3与参考例1～3的测定结果的图。
[0043]图31是说明向芯片连接部52照射激光的图。
[0044]图32是示出图29的S341中的激光照射的一例的图。
[0045]图33是示出图29的S341中的激光照射的其他例的图。
[0046]图34是示出图29的S341中的激光照射的其他例的图。
[0047]图35是示出图29的S341中的激光照射的其他例的图。
[0048]图36是示出前端面66的凹部210和上表面64的凹部210的表面形状的一例的图。
[0049]图37是对前端面66的凹部210和上表面64的凹部210的形状进行说明的图。
[0050]图38是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
[0051]图39是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
[0052]图40是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
[0053]图41是示出上表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体模块，其特征在于，具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于所述绝缘电路基板；以及布线部，其将所述半导体芯片和所述电路图案电连接，所述布线部具有与所述半导体芯片连接的芯片连接部，所述芯片连接部的表面具有：多个凹部；以及平面部，其配置于两个凹部之间。2.根据权利要求1所述的半导体模块，其特征在于，各所述凹部的最大宽度为10μm以上。3.根据权利要求1或2所述的半导体模块，其特征在于，相邻的所述凹部的中心的间隔为10μm以上。4.根据权利要求1至3中任一项所述的半导体模块，其特征在于，所述半导体模块还具备将所述半导体芯片与所述芯片连接部接合的接合层，在所述多个凹部的至少一部分的凹部中，在所述凹部的内部设置有所述接合层。5.根据权利要求1至4中任一项所述的半导体模块，其特征在于，形成有所述多个凹部的所述表面具有展开面积比为0.2以上的粗糙面区。6.根据权利要求1至5中任一项所述的半导体模块，其特征在于，形成有所述多个凹部的所述表面具有展开面积比为0.7以下的粗糙面区。7.根据权利要求1至6中任一项所述的半导体模块，其特征在于，所述多个凹部在所述芯片连接部的至少任一面的至少两个方向上周期性地配置，所述芯片连接部的至少一个面具有未加工部，所述未加工部将所述周期性的配置中断。8.根据权利要求1至7中任一项所述的半导体模块，其特征在于，至少在所述芯片连接部的前端面形成有所述多个凹部和所述平面部。9.根据权利要求8所述的半导体模块，其特征在于，所述多个凹部在所述前端面的至少两个方向上周期性地配置。10.根据权利要求9所述的半导体模块，其特征在于，所述多个凹部被配置为，在与所述芯片连接部的下表面平行的横向上具有预先设定的间隙，所述多个凹部包括在垂直于所述横向的高度方向上与所述间隙并列地配置的凹部。11.根据权利要求10所述的半导体模块，其特征在于，在所述横向上，所述凹部的宽度大于所述间隙的宽度。12.根据权利要求9至11中任一项所述的半导体模块，其特征在于，所述凹部的与所述芯片连接部的下表面平行的横向上的宽度大于所述凹部的与所述横向垂直的高度方向上的宽度。13.根据权利要求9至12中任一项所述的半导体模块，其特征在于，与所述芯片连接部的下表面平行的横向上的所述多个凹部的密度高于与所述横向垂直的高度方向上的所述多个凹部的密度。
14.根据权利要求9至13中任一项所述的半导体模块，其特征在于，越远离所述下表面，与所述芯片连接部的下表面垂直的高度方向上的所述多个凹部的密度越高。15.根据权利要求8至14中任一项所述的半导体模块，其特征在于，所述芯片连接部具有：主材部；以及阻碍部，其由焊料润湿性比所述主材部的焊料润湿性低的材料形成，并且在所述前端面露出地配置。16.根据权利要求15所述的半导体模块，其特征在于，在所述前端面，所述阻碍部的与所述芯片连接部的下表面垂直的高度方向上的宽度大于所述主材部的所述高度方向上的宽度。17.根据权利要求15或16所述的半导体模块，其特征在于，所述阻碍部在与所述芯片连接部的下表面垂直的高度方向上，层积于所述主材部。18.根据权利要求15或16所述的半导体模块，其特征在于，所述阻碍部在与所述芯片连接部的前端面垂直的方向上，层积于所述主材部。19.根据权利要求15至18中任一项所述的半导体模块，其特征在于，所述阻碍部在与所述芯片连接部的所述前端面垂直的方向上，比所述主材部更突出或更凹陷。20.根据权利要求8至19中任一项所述的半导体模块，其特征在于，在所述芯片连接部的前端面、侧面以及上表面形成有所述多个凹部和所述平面部。21.根据权利要求1所述的半导体模块，其特征在于，所述布线部是具有板状的部分的引线框架，所述平面部具有：标准部；以及隆起部，所述隆起部的与所述芯片连接部的表面垂直的高度方向上的高度与所述标准部的与所述芯片连接部的表面垂直的高度方向上的高度相同，或者所述隆起部在高度方向上相对于所述标准部隆起，所述凹部的至少一部分被配置为在所述高度方向上相对于所述标准部凹陷，所述隆起部与所述凹部邻接地设置。22.根据权利要求21所述的半导体模块，其特征在于，形成有所述多个凹部的所述表面具有展开面积比为0.1以上的粗糙面区。23.根据权利要求21所述的半导体模块，其特征在于，各个所述凹部的深度为20μm以上且200μm以下。24.根据权利要求22或23所述的半导体模块，其特征在于，在所述芯片连接部的上表面形成有所述多个凹部和所述平面部。25.根据权利要求24所述的半导体模块，其特征在于，在所述芯片连接部的前端面形成有所述多个凹部和所述平面部，形成于所述上表面的至少一个所述凹部的深度比形成于所述前端面的至少一个所述凹部的深度更深。
26.根据权利要求21所述的半导体模块，其特征在于，所述多个凹部包括模具孔。27.根据权利要求26所述的半导体模块，其特征在于，所述多个凹部包括激光孔。28.根据权利要求21所述的半导体模块，其特征在于，在所述芯片连接部的上表面形成有所述多个凹部和所述平面部，各个所述凹部的在所述上表面的形状是多边形。29.根据权利要求28所述的半导体模块，其特征在于，在所述芯片连接部的前端面形成有所述多个凹部和所述平面部，各个所述凹部的在所述前端面的形状具有曲线。30.根据权利要求21所述的半导体模块，其特征在于，所述凹部相比于所述平面部更被压缩。31.根据权利要求21所述的半导体模块，其特征在于，在所述芯片连接部的上表面和前端面形成有所述多个凹部和所述平面部，形成于所述上表面的至少一个所述凹部的底部配置在比该所述凹部的中心更靠与所述芯片连接部的前端面相反一侧的位置。32.根据权利要求31所述的半导体模块，其特征在于，形成于所述上表面的所述凹部的深度随着远离所述前端面而变浅。33.根据权利要求24所述的半导体模块，其特征在于，所述凹部与所述表面的至少一个端边之间的最短距离大于相邻的所述凹部的间隔。34.根据权利要求33所述的半导体模块，其特征在于，在所述芯片连接部的前端面形成有所述多个凹部和所述平面部，所述芯片连接部的所述上表面和所述芯片连接部的所述前端面在端边连接，形成于所述芯片连接部的所述上表面的所述凹部与所述端边的最短距离大于形成于所述芯片连接部的所述前端面的所述凹部与所述端边的最短距离。35.根据权利要求33或34所述的半导体模块，其特征在于，在所述芯片连接部的侧面形成有所述多个凹部和所述平面部，所述芯片连接部的所述上表面和所述芯片连接部的所述侧面在端边连接，形成于所述芯片连接部的所述上表面的所述凹部与所述端边的最短距离大于形成于所述芯片连接部的所述侧面的所述凹部与所述端边的最短距离。36.根据权利要求1至6中任一项所述的半导体模块，其特征在于，在所述表面设置有：重叠部，相邻的所述凹部重叠而成；以及非重叠部，在相邻的所述凹部之间设置有所述...

【专利技术属性】
技术研发人员：齐藤麻衣，岩谷昭彦，中村瑶子，浅井竜彦，乡原広道，渡壁翼，佐藤成实，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：