基于单电子的柔性多功能逻辑电路及其晶体管制造技术

本发明专利技术涉及一种柔性多功能逻辑电路和使用其的装置，以及更具体地，涉及通过使用至少两个具有相同样式的单电子晶体管（ＳＥＴ）和具有与单电子晶体管一样多的数目的场效应晶体管（ＦＥＴ）来将电流方向转换为串联或并联方向，并使用ＳＥＴ的独特特性的库仑振荡来对多值信号执行运算，以使能单逻辑电路到ＮＡＮＤ栅极、ＯＲ栅极、ＮＯＲ栅极、以及ＡＮＤ栅极四种基本逻辑电路的转换的柔性多功能逻辑电路以及使用这种电路的装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种柔性多功能逻辑电路和使用该电路的装置，以及更具体;也，涉及一种通过4吏用至少两个具有相同型式(pattern) 的单电子晶体管(SET)以及与单电子晶体管数量一样多的场效应 晶体管(FET)来^夸电流方向摔争4奐为串if关或并耳关方向，并4吏用作为 SET的特性的库仑振荡(Coulomb oscillation )来对多值信号上#1行 运算，以^吏能单逻辑电^各到NAND、 OR、 NOR、以及AND冲册才及四 种基本逻辑电路的转换的柔性多功能逻辑电路，以及使用该柔性多 功能逻辑电路的装置。
技术介绍
通常，可以爿夸纳米一支术的方案分为自顶向下的方法和自底向上 的方法。自顶向下的方法是逐渐减小材料或者半导体器件的尺寸的 技术。例如，自顶向下的方法将现有装置开发为MEMS (微型机电 系统)和NEMS (纳米才几电系统)。近年来在纳米技术中著名的自 底向上方法^f吏用电子、分子、或纳米纟炎(nano block)制成4交大的 i殳备。例如，自底向上的方法包括^吏用纳米管在生物冲支术领域中合 成l交大的结构或开发出新药品的冲支术。近年来，半导体领域采用的是自底向上的方法作为纳米纟支术方 案方法的方法。例如，基于CMOS (互补金属氧化物半导体)的逻 辑电路被用作使用在笔记本电脑或移动设备中的半导体装置。CMOS器件是以P-沟道晶体管和N-沟道晶体管形成转换器电路以降低硅半导体器件技术中的功耗的方式构成的，并广泛地用于 低运算速度和非常低功耗的半导体器件、小型计算机、手表以及类 似器件。技术问题然而，传统的CMOS器件具有以下问题。首先，当才艮据电流是否在单元内流动来^fllT入l(ON )和0( OFF) #1^亍运算时，上万到上百万的电子^皮转移以处理1比特的信号。因 此，当半导体装置的集成度提高到进入万亿级别的时代时，由于高 功耗，采用传统CMOS器件的电路的温度将升高至太阳表面的温度。另夕卜，基于CMOS才支术的64Mb的DRAM需要上百万个电子 来存储l比特，因此需要大量的能量来对大于热噪声的电荷进行充 电以识别凄t据。另外，传统的二进制逻辑类型的装置对两个I命入O和l冲丸4亍运 算，并因此使装置具有有限的集成度。此外，根据传统方法，为构成才丸行四种运算的逻辑装置，必须 将用于每种运算的逻辑电路制造到各自的基板上。这需要很高的制 造成本禾口时间。因此，，需要一种以超高的集成度、超高的速度以及低功耗为 目标，并由单电子操作的单电子晶体管的制造技术以作为重要核心 才支术来用作在纳米一支术的两种流派(即，自底向上的方法和自顶向 下的方法)之间的中间才乔梁。
技术实现思路
技术方案为解决前述问题，本专利技术提供了 一种基于单电子的柔性多功能逻辑电路，包括第一单电子晶体管SET1和第二单电子晶体管 SET2,分别具有侧才册才及Gatel和Gate2以及flr入电压端口 Vinl和 Vin2;恒流源VD，用于才是供预定电流；第 一场效应晶体管FET1, 用于将通过恒流源VD施加到第一单电子晶体管SET1和第二单电 子晶体管SET2的漏极电压保持在预定值；至少一个第二场效应晶 体管FET2,用于确定流向第一单电子晶体管SET1和第二单电子晶 体管SET2的电流；以及两个端口 Portl和Port2,用于才艮据第二场 效应晶体管FET2是导通或截止来改变电流的流动方向。当第二场效应晶体管FET2导通时，第一单电子晶体管SET1 和第二单电子晶体管SET2彼此并联连接以构成逻辑NOR电路。当 第二场效应晶体管FET2导通时，对第一单电子晶体管SET1和第 二单电子晶体管SET2的侧栅极施加电压以控制第一单电子晶体管 和第二单电子晶体管的库仑一展荡的相位改变180。以构成逻辑AND 电路。当第二场效应晶体管FET2截止时，第一单电子晶体管SET1 和第二单电子晶体管SET2串联连接以构成逻辑NAND电路。当第 二场效应晶体管FET2截止时，对第一单电子晶体管SET1和第二 单电子晶体管SET2的侧栅极施加电压以控制第一单电子晶体管和 第二单电子晶体管的库仑一展荡的相4立改变180。以构成逻辑OR电 路。第二场效应晶体管FET2是耗尽型晶体管。7侧才册才及Gatel和Gate2将库仑4展荡的相位差改变180°。本专利技术还提供了一种基于单电子的柔性多功能逻辑电路，包 括有源区，限定在形成在半导体基板上的绝缘层中以使有源区具 有一对4皮此相对的量子点(quantum dot); —7于半导体区，以每个 遂道结均形成在量子点的外侧并均位于半导体区之间的方式对称 地排列；两个端口，形成在有源区上，具有安置于其之间的量子点； 控制栅极，形成在量子点之间； 一对侧栅极，以其终端分别位于量 子点上的方式形成；以及栅极氧化层，形成在有源区和控制栅极之 间，其中，将杂质离子注入到侧栅极和有源区中以对侧栅极进行掺 杂并确定注离子半导体区。使用电子束平板印刷将侧;断极、控制栅 才及禾口两个端口同时形成到神目同平^反上。有益效果本专利技术能够获得以下有益效果。首先，能够使用单个装置来#1行四种基本逻辑运算NAND、 NOR、 OR和AND以使装置的集成度得到改善。另外，尽管基于 传统CMOS的64Mb的DRAM需要大约上百万的电子以及基于传 统CMOS的16Mb的DRAM需要上万电子来存4诸1比特的信息， 但由于本专利技术仅使用单电子来处理数据，所以本专利技术能够将功库毛从 mW显著地减少到ju W。此夕卜，能够使用单电子晶体管的栅极电压根据周期性地库仑振 荡对多值信号0、 1、 2、 3、...执行逻辑运算，因此使装置的集成度 得到进一步改善。具体地，即^吏在单元外没有形成附加的逻辑电^各，该单元仍能 够具有其自身的运算功能。这能够改善芯片的集成度并减少功耗。附图说明乂人下面参照附图的详细描述中能够更完整地理解本专利技术的其它目的和^L点，其中图1是根据本专利技术的可变换为四种基本逻辑栅极的基于单电子 的柔性多功能逻辑电路的电路图2是用于说明根据本专利技术的基于单电子的柔性多功能逻辑电 路转换为NOR栅才及的电路图3是用于说明根据本专利技术的基于单电子的柔性多功能逻辑电 路转换为NAND栅极的电路图4和图5是示出根据本专利技术的基于单电子的柔性多功能逻辑 电i 各的结构的平面图；以及图6、图7和图8是沿图4和图5中的长线A-A、 B-B和C-C的截面图。具体实施例方式将参照附图对本专利技术的优选实施例进行描述。图1是根据本专利技术的可变换为四种基本逻辑栅极的基于单电子 的柔性多功能逻辑电路的电路图。在本专利技术的优选实施例中，柔性 多功能逻辑电路包括两个单电子晶体管。然而，柔性多功能逻辑电 ^各可以具有多于两个的并4关的单电子晶体管以及分别对应于单电 子晶体管的场效应晶体管。参照图1,根据本专利技术的基于单电子的柔性多功能逻辑电路至少包括第一单电子晶体管SET1和第二单电子晶体管SET2;恒流 源VD,用于向基于单电子的第一晶体管SET1和基于单电子的第 二晶体管SET2提供预定的漏极电流；场效应晶体管FET1和FET2， 分别对应于单电子晶体管SET1和SET2;以及两个端口 Portl和 Port2，根据第一单电子晶体管SET1和第二单电子晶体管SET2的 连才妻本文档来自技高网...

【技术保护点】
一种基于单电子的柔性多功能逻辑电路，包括：　第一单电子晶体管ＳＥＴ１和第二单电子晶体管ＳＥＴ２，分别具有侧栅极Ｇａｔｅ１和Ｇａｔｅ２以及输入电压端口Ｖｉｎ１和Ｖｉｎ２；恒流源ＶＤ，用于提供预定电流；　第一场效应晶体管ＦＥＴ１，用 于维持预定的漏极电压，所述漏极电压由所述恒流源ＶＤ施加到所述第一单电子晶体管ＳＥＴ１和所述第二单电子晶体管ＳＥＴ２；　至少一个第二场效应晶体管ＦＥＴ２，用于确定流向所述第一单电子晶体管ＳＥＴ１和所述第二单电子晶体管ＳＥＴ２的电流；以及 　两个端口Ｐｏｒｔ１和Ｐｏｒｔ２，用于根据所述第二场效应晶体管ＦＥＴ２是导通或截止来改变电流方向。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：崔重范，李昌根，金相镇，黄在淏，
申请(专利权)人：忠北大学校产学协力团，
类型：发明
国别省市：KR[韩国]