本发明专利技术公开了一种共享运算放大器，应用于管线式架构的电路中。此管线式架构的各级电路依预定时序轮流使用此共享运算放大器。共享运算放大器包含运算放大电路、多工电路以及解多工电路。由多工电路决定哪一个级电路的欲放大讯号组可以耦接至运算放大电路，而由解多工电路将放大后的讯号组送回对应的级电路。
【技术实现步骤摘要】
本专利技术涉及一种运算放大器，且特别涉及一种管线式(pipeline)架构的共享运算放大器。
技术介绍
在许多电子电路中常常应用到管线(pipeline)架构的技术，以便逐级处理讯号。部分管线式电路中需于各级电路分别配置一个运算放大电路以增益讯号。若分析各个运算放大电路的使用率往往可以发现只有在部分时间中才使用运算放大电路，而其它时间则是闲置状态。为更清楚说明前述情形，以下将以影像传感器(image sensor)为例。越来越多电子产品内建摄影功能，例如移动电话、个人数字助理(PDA)及玩具等。为适应各种不同需求，尤其是针对行动装置的需求，我们需要低耗电及高画质的影像传感器。图1A是典型影像传感器的方框图。请参照图1A，典型影像传感器包括像素阵列(pixel array)110、列驱动器及电压产生器(row driver & voltage reference)120、像素取样电路(sample & hold column circuit)130、增益电路(gain stage)140以及模拟/数字转换电路(pipeline A/D converter)150。列驱动器及电压产生器120提供各列驱动讯号121以及各种参考电压122及参考电压VCL。像素阵列110中各列电极(未绘示)分别接收对应的列驱动讯号121，像素阵列感测影像后依列驱动讯号121的时序输出各行(column)的像素讯号(pixel signal)111。像素取样电路130同时接收、取样(sample)并保持(hold)各行的像素讯号111，然后依序将保持其中的各像素讯号以串行形式(cascade)输出像素讯号131。增益电路140接收并放大像素讯号131后产生像素讯号141。模拟/数字转换电路150通常为管线式模拟/数字转换电路，依参考电压122将模拟形式的像素讯号141转换为数字形式的像素讯号151，以利后续电路(图中仅以控制逻辑电路160代表)处理及运用。通常如图1A的影像传感器中，其增益电路140以及模拟/数字转换电路150即为管线式电路，在此以增益电路140为例。图1B是公知管线式增益电路。请参照图1B，图中所示即以图1A中增益电路140，其中例如包含前级增益器142以及后级增益器143。每一级增益器皆有取样电路(144或146)及放大电路(145或147)，先将讯号取样并保持(sample and hold)于取样电路中，然后以放大电路增益该讯号。也就是说，当增益电路140欲放大像素讯号131时，前级增益器142即进入取样期间(又称为重置期间，reset phase)而将像素讯号131保持于电容C1～C2中，此时后级增益器143则进入增益期间(gainphase)而由取样电路146提供先前保持于电容C5～C6的像素讯号148且经由运算放大电路OP2增益输出像素讯号141。上述动作若以电路图说明，即为感控开关SW1～SW6导通并且使感控开关SW7～SW12断路，此时运算放大电路OP1为闲置状态。当前级增益器142的取样电路144已经将像素讯号131取样并保持于其中后，前级增益器142即进入增益期间而由取样电路146提供像素讯号131经由运算放大电路OP1增益输出像素讯号148，此时后级增益器143则进入重置期间(取样并保持像素讯号148)。上述动作若以电路图说明，即为感控开关SW1～SW6断路并且使感控开关SW7～SW12导通，此时运算放大电路OP2为闲置状态。重复上述动作，增益电路140即可将像素讯号131增益输出为像素讯号141。由上述可知，当使用运算放大电路OP1时运算放大电路OP2则闲置不用，反之，当使用运算放大电路OP2时则运算放大电路OP1则闲置不用。一般而言，为维持运算放大器的高增益特性，运算放大器通常具有一定大小的直流电源，在模拟电路中，放大器为电路耗电的一大来源。以互补式金氧半场效晶体管(CMOS)影像传感器为例，一般使用管道式模拟数字转换器以及增益电路，每级均具备一运算放大电路，使用运算放大电路数量甚多。但实际上由于电路操作上取样及维持时序中，运算放大电路实际上只使用半周期，故多了半周期耗电。所以前述运算放大电路闲置不用将形成电源的浪费。再者，管线式电路中每一级电路均需配置一个运算放大电路亦影响电路面积与成本。
技术实现思路
本专利技术的目的就是在提供一种共享运算放大器以应用于管线式电路中，提供管线式电路中多个级电路依预定时序轮流共享此共享运算放大器，而节省电力消耗、缩小电路面积并降低生产成本。本专利技术的再一目的是提供一种管线式增益电路，应用前述的共享运算放大器而达成节省电力消耗、缩小电路面积并降低生产成本的功效。本专利技术的又一目的是提供一种管线式模拟/数字转换电路，应用前述的共享运算放大器而达成节省电力消耗、缩小电路面积并降低生产成本的功效。本专利技术提出一种共享运算放大器，应用于管线式架构的电路中。此管线式架构包含多个级电路，各级电路依预定时序轮流使用此共享运算放大器。共享运算放大器包括运算放大电路、多工电路以及解多工电路。运算放大电路接收并放大第一讯号组，并输出对应的第二讯号组。多工电路具有多个输入端组与一输出端组，依预定时序轮流选择各输入端组其中之一并将被选择的输入端组耦接至输出端组，每一输入端组分别耦接至对应的各级电路其中之一以接收每一级电路的第三讯号组，输出端组耦接至运算放大电路以输出第一讯号组。解多工电路具有输入端组与多个输出端组，依预定时序轮流选择输出端组其中之一并将输入端组耦接至被选择的输出端组，输入端组更耦接至运算放大电路以接收第二讯号组，每一输出端组分别耦接对应的各级电路其中之一以输出多个第四讯号组。本专利技术所述共享运算放大器，可以应用于影像传感器的读出电路。此影像传感器例如为互补式金氧半场效晶体管(CMOS)影像传感器。本专利技术另提出一种具有一管线式架构的增益电路，用以接收并放大第一讯号组，且输出第二讯号组，此增益电路包括前级增益器、后级增益器以及共享运算放大器。前级增益器包含前级取样电路与前级放大电路。前级取样电路于第一期间接收并取样第一讯号组，进而保持取样结果为第三讯号组。前级放大电路于第二期间接收并放大第三讯号组，并输出第四讯号组。后级增益器耦接至前级增益器，后级增益器包括后级取样电路以及后级放大电路。后级取样电路于第二期间接收并取样第四讯号组，进而保持取样结果为第五讯号组。后级放大电路于第一期间接收并放大第五讯号组，并输出第二讯号组。共享运算放大器包括运算放大电路、多工电路以及解多工电路。运算放大电路接收并放大第六讯号组，并输出对应的第七讯号组。多工电路耦接至运算放大电路、前级放大电路以及后级放大电路，用以接收第三讯号组以及第五讯号组，于第一期间与第二期间分别选择第五讯号组与第三讯号，并输出为第六讯号组。解多工电路耦接至运算放大电路、前级放大电路以及后级放大电路，用以接收第七讯号组并于第一期间与第二期间分别切换提供为第二讯号组与第四讯号组。本专利技术又提出一种具有管线式架构的模拟/数字转换电路，用以接收第一模拟讯号，并输出对应的第一数字讯号，此模拟/数字转换电路包括前级模拟/数字转换器、后级模拟/数字转换器以及共享运算放大器。前级模拟/数字转换器包括前本文档来自技高网...
【技术保护点】
一种共享运算放大器，应用于一管线式架构的电路中，该管线式架构包含多数个级电路，该些级电路依一预定时序轮流共享该共享运算放大器，该共享运算放大器包括：一运算放大电路，用以接收并放大一第一讯号组，并输出对应的一第二讯号组；一多工 电路，具有多数个输入端组与一输出端组，依该预定时序轮流选择该些输入端组其中之一并将被选择的该输入端组耦接至该输出端组，每一该些输入端组分别耦接至对应的该些级电路其中之一以接收每一该些级电路的一第三讯号组，该输出端组耦接至该运算放大电路以输出该第一讯号组；一解多工电路，具有一输入端组与多数个输出端组，依该预定时序轮流选择该些输出端组其中之一并将该输入端组耦接至被选择的该输出端组，该输入端组耦接至该运算放大电路以接收该第二讯号组，每一该些输出端组分别耦接对应的该些级电路其 中之一以输出多数个第四讯号组。
【技术特征摘要】
【专利技术属性】
技术研发人员：丹尼尔凡布勒克姆，史蒂芬黄，陈一修，苏德松，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。