互补输入的循环折叠增益自举跨导运算放大器制造技术

互补输入的循环折叠增益自举运算跨导放大器，属于运算放大器技术领域。其特征在于：包括互补输入循环折叠差分输入电路和共源共栅自举电路。所述共源共栅自举电路包括辅助运算放大器Ｎｂｏｏｓｔ和Ｐｂｏｏｓｔ，所述辅助运算放大器Ｎｂｏｏｓｔ为由Ｐ型输入晶体管构成折叠运算跨导放大器，所述辅助运算放大器Ｐｂｏｏｓｔ为由Ｎ型输入晶体管构成折叠运算跨导放大器。本发明专利技术通过采用互补输入的循环折叠跨导并结合共源共栅自举电路结构，得到了高单位增益带宽的增益自举运算放大器，大大提高了自举运算放大器的工作速度。

【技术实现步骤摘要】

本专利技术属于微电子学与固体电子学领域的超大规模集成电路设计，涉及一种新型增益自举放大器电路，可以用于模数转换电路，滤波器等模拟信号处理电路的设计。
技术介绍
本专利技术涉及诸如高速模数转换器等高性能开关电容电路中高速增益自举运算放大器的设计。运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器(0TA)功耗优于多级的运算放大器，并且带有增益自举结构的单级运算放大器可以提供非常高的增益。因此，传统的折叠式增益自举OTA放大器获得了广泛的应用。但是，传统的折叠式增益自举OTA放大器具有速度慢、功耗大等缺点。 一方面，集成电路的工作速度日益提高；另一方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延长移动便携设备的使用时间。 针对上述情况，本专利技术提出了一种具有互补输入的循环折叠增益自举OTA。
技术实现思路
为了克服现有折叠式增益自举OTA速度慢、功耗大的不足，本专利技术设计了新型互补循环折本文档来自技高网...

【技术保护点】
互补输入的循环折叠增益自举跨导运算放大器，其特征在于，含有：Ｎ型互补输入支路、Ｐ型互补输入支路、分别和所述两个互补支路相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管，以及分别和所述两个共源共栅晶体管部分相连的辅助放大器，其中：Ｐ型互补输入支路，含有：第一ＰＭＯＳ管（Ｍ１ａ）、第二ＰＭＯＳ管（Ｍ１ｂ）、第三ＰＭＯＳ管（Ｍ２ｂ）和第四ＰＭＯＳ管（Ｍ２ａ），其中：第一ＰＭＯＳ管（Ｍ１ａ）的栅极、第二ＰＭＯＳ管（Ｍ１ｂ）的栅极都与输入的两个全差分信号中的一个ＶＩＮＮ差是一个第十三ＮＭＯＳ管（Ｍ１３），其源极接地，漏极和所述四个ＮＭＯＳ管（Ｍ１４ａ、Ｍ１４ｂ、Ｍ１５ｂ、Ｍ１５ａ）的漏极相...

【技术特征摘要】
互补输入的循环折叠增益自举跨导运算放大器，其特征在于，含有N型互补输入支路、P型互补输入支路、分别和所述两个互补支路相连的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管，以及分别和所述两个共源共栅晶体管部分相连的辅助放大器，其中P型互补输入支路，含有第一PMOS管(M1a)、第二PMOS管(M1b)、第三PMOS管(M2b)和第四PMOS管(M2a)，其中第一PMOS管(M1a)的栅极、第二PMOS管(M1b)的栅极都与输入的两个全差分信号中的一个VINN差分信号相连，第三PMOS管(M2b)的栅极、第四PMOS管(M2a)的栅极都与所述输入的两个全差分信号中的另一个VINP差分信号相连；所述偏置电压晶体管部分采用一个第五PMOS管(M0)，漏极同时与所述第一至第四共四个PMOS管(M1a、M1b、M2b、M2a)的源极相连，该第五PMOS管(M0)的栅极输入第一偏置电压(Vbp1)；第一NMOS管(M3a)、第二NMOS管(M3b)、第三NMOS管(M4b)、第四NMOS管(M4a)四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中第一NMOS管(M3a)的栅极和第二NMOS管(M3b)的栅极互连后再与所述第三PMOS管(M2b)的漏极相连，第三NMOS管(M4b)的栅极与第四NMOS管(M4a)的栅极互连后再与所述第二PMOS管(M1b)的漏极相连；第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M11)、第八NMOS管(M12)这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管对部分，其中第五NMOS管(M5)的源极同时与所述第一PMOS管(M1a)的漏极、第一NMOS管(M3a)的漏极相连，第六NMOS管(M6)的源极同时与所述第四PMOS管(M2a)的漏极、第四NMOS管(M4a)的漏极连接，第七NMOS管(M11)的源极和所述第二NMOS管(M3b)的漏极相连，第八NMOS管(M12)的源极和所述第三NMOS管(M4b)的漏极相连，第七NMOS管(M11)的漏极和所述第三PMOS管(M2b)的漏极相连，第八NMOS管(M12)的漏极和所述第二PMOS管(M1b)的漏极相连，第七NMOS管(M11)的栅极和第八NMOS管(M12)的栅极互连后接第二偏置电压(Vbn2)；N型互补输入电路，含有第九NMOS管(M14a)、第十NMOS管(M14b)、第十一NMOS管(M15b)、第十二NMOS管(M15a)共四个NMOS管，其中第九NMOS管(M14a)、第十NMOS管(M14b)这两个NMOS管的栅极都连接到所述VINN差分信号，第十一NMOS管(M15b)、第十二NMOS管(M15a)这两个NMOS管的栅极都连到所述VINP差分信号；所述N型互补输入支路的偏置电压晶体管部分是一个第十三NMOS管(M13)，其源极接地，漏极和所述四个NMOS管(M14a、M14b、M15b、M15a)的漏极相连，而该偏置电压部分的第十三NMOS管(M13)的栅极接共模控制信号(VCMFB)；所述N型互补输入支路的偏置尾电流管部分由第六PMOS管(M9a)、第七PMOS管(M9b)、第八PMOS管(M10b)、第九PMOS管(M10a)这四个PMOS管构成，其中所述四个PMOS管(M9a、M9b、M10b、M10a)的源极都连到所述电源电压(VDD)；所述N型互补输入支路的共源共栅晶体管对部分由第十PMOS管(M7)、第十一PMOS管(M8)、第十二PMOS管(M16)、第十三PMOS管(M17)这四个PMOS管(M7、M8、M16、M17)构成，其中第十PMOS管(M7)的源极同时和所述第六PMOS管(M9a)的漏极、第九NMOS管(M14a)的漏极相连，第十一PMOS管(M8)的源极同时和所述第九PMOS管(M10a)的漏极、第十二NMOS(M15a)的漏极相连，第十二PMOS管(M16)的漏极同时和所述第六PMOS管(M9a)的栅极、第七PMOS管(M9b)的栅极以及所述第十一NMOS管(M15b)的漏极相连，第十三PMOS管(M17)的漏极同时和所述第八PMOS管(M10b)的栅极、第九PMOS管(M10a)的栅极以及所述第十NMOS管(M14b)的漏极相连，第十二PMOS管(M16)的栅极和第十三PMOS管(M17)栅极都连接到所述第三偏置电压(Vbp2)，第十PMOS管(M7)和所述第五NMOS管(M5)的漏极相连输出VOUTP差分信号，第十一PMOS管(M8)和所述第六NMOS管(M6)的漏极相连，输出VOUTN差分信号，所述VOUTP和VOUTN这两个差分信号共同构成全差分输出，辅助放大器，包含Pboost放大器和Nboost放大器，其中Pboost放大器，含有四个PMOS管第十四PMOS管(M21)、第十五PMOS管(M23)、第十六PMOS管(M22)和第十七PMOS管(M24)，八个NMOS管第十四NMOS管(M27)、第十五NMOS管(M29)、第十六NMOS管(M28)、第十七NMOS管(M30)、第十八NMOS管(M25)、第十九NMOS管(M25)、第二十NMOS管(M27)和第二十一NMOS管(M31)，其中第十四PMOS管(M21)和第十六PMOS管(M22)，这两者的栅极相连后接第四偏置电压(PVbp1)，源极相连后接电源...

【专利技术属性】
技术研发人员：魏琦，乔飞，杨华中，汪蕙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]