互补输入的循环折叠跨导运算放大器制造技术

互补输入的循环折叠运算跨导放大器，属于运算放大器技术领域。其特征在于：通过Ｐ型晶体管（Ｍ１ａ、Ｍ１ｂ、Ｍ２ａ、Ｍ２ｂ）和Ｎ型晶体管（Ｍ１４ａ、Ｍ１４ｂ、Ｍ１５ａ、Ｍ１５ｂ）互补输入，以及采用循环折叠跨导运算放大器结构来提高跨导运算放大器的单位增益带宽。本电路具有高单位增益带宽和低功耗的特点，符合集成电路目前研究和发展的方向。

【技术实现步骤摘要】

本专利技术属于微电子学与固体电子学领域的超大规模集成电路设计，涉及一种新型跨导放大器电路，可以用于模数转换电路，滤波器等模拟信号处理电路的设计。
技术介绍
本专利技术涉及诸如高速模数转换器等高性能开关电容电路中高速跨导运算放大器的设计。运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器(0TA)优于多级的运算放大器。因此，传统的折叠式OTA放大器获得了广泛的应用。但是，传统的折叠式OTA具有速度慢、功耗大等缺点。 一方面，集成电路的工作速度日益提高；另一方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延长移动便携设备的使用时间。 针对上述情况，本专利技术提出了一种具有互补输入的循环折叠0TA。
技术实现思路
为了克服现有折叠式OTA速度慢、功耗大的不足，本专利技术设计了新型互补循环折叠0TA。本专利技术目的在于提高OTA的单位增益带宽GBW，以提高运算放大器的工作速度，并降低OTA的功耗。使用本专利技术，可以提高诸如高性能模数转换器的高性能开关电容的速度，或者降低功耗。 本专利技术的特征在于， 含有N型和P型两个互补输入支路，以及其中每一个输入支路所连接的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管对部分，其中 P型互补输入支路，含有第一 PMOS管Mla、第二 PMOS管Mlb、第三PMOS管M2b和第四PMOS管M2a，其中第一 PMOS管Mla的栅极、第二 PMOS管Mlb的栅极都与输入的两个全差分信号中的一个VINN差分信号相连，第三PMOS管M2b的栅极、第四PMOS管M2a的栅极都与所述输入的两个全差分信号中的另一个VINP差分信号相连； 两个互相串连的第五PMOS晶体管M31和第六PMOS晶体管M32构成偏置电压晶体管部分，其中第五PMOS晶体管M31的栅极和第六PMOS晶体管M32的栅极相连后接第一偏置电压VbpO，第五PMOS晶体管M31的漏极同时与第一 PMOS晶体管Mla的源极、第二 PMOS晶体管Mlb的源极、第三PMOS晶体管M2b的源极以及第四PMOS晶体管M2a的源极相连，第六PMOS晶体管M32的源极接电源电压VDD， 第一 NMOS管M3a、第二 NMOS管M3b、第三NMOS管M4b、第四NMOS管M4a四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中第一 NMOS管M3a的栅极和第二 NMOS管M3b的栅极相连后再与所述第三PMOS管M2b的漏极相连，第三NMOS管M4b的栅极与第四NMOS管M4a的栅极相连后再与所述第二 PMOS管Mlb的漏极相连；第4五NMOS管M5、第六NMOS管M6、第七NMOS管Mll、第八NMOS管M12这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管对部分，其中第五NMOS管M5的源极同时与所述第一 PMOS管Mia的漏极、第一 NMOS管M3a的漏极相连，第六NMOS管M6的源极同时与所述第四PMOS管M2a的漏极、第四NMOS管M4a的漏极连接，第七NMOS管Mil的源极和所述第二 NMOS管M3b的漏极相连，第八NMOS管M12的源极和所述第三NMOS管M4b的漏极相连，第七NMOS管Mil的漏极和所属第三PMOS管M2b的漏极相连，第八NMOS管M12的漏极和所述第二 PMOS管Mlb的漏极相连，第七NMOS管Mil的栅极和第八NMOS管M12的栅极互连后接第二偏置电压Vbn2，第五NMOS晶体管M5的栅极和第六NMOS晶体管M6的栅极相连后也接第二偏置电压Vbn2 ; N型互补输入电路，含有四个源极互连的NMOS晶体管第九NM0S管M14a、第十NM0S管M14b、第^^一 NMOS管M15b、第十二 NMOS管M15a，其中第九NMOS管M14a、第十NMOS管M14b这两个NMOS管的栅极都连接到所述两个全差分输入信号的一个差分信号VINN，第i^一 NMOS管M15b、第十二 NMOS管M15a这两个NMOS管的栅极都连接到所述两个全差分输入信号的另一个差分信号VINP ;偏置电压晶体管部分由第十三NMOS管M13构成，该第十三NMOS晶体管M13的源极接地，栅极接共模控制信号VCMFB，而漏极和所述四个NMOS管的源极相连，偏置尾电流晶体管部分由第七PMOS管M9a、第八PMOS管M9b、第九PMOS管M10b、第十PMOS管M10a这四个PMOS管构成，其中所述第七至第十共四个PMOS管M9a、M9b、M10b、M10a的源极都连到所述电源电压VDD ;共源共栅晶体管对部分由第十一PM0S管M7、第十二PMOS管M8、第十三PMOS管M16、第十四PMOS管M17构成，其中第i^一 PMOS管M7的栅极、第十二 PMOS晶体管M8的栅极、十三PMOS晶体管M13的栅极以及第十四PMOS晶体管M17的栅极都接第三偏置电压Vbp2，第十一PM0S晶体管M7的源极同时和第七PMOS晶体管M9a的源极、第九NMOS晶体管M14a的漏极相连，第十二PMOS晶体管M8的源极同时和第十PMOS晶体管M10a的漏极、第十二 NMOS晶体管M15a的漏极相连，第十三PMOS管M16的漏极和第八PMOS管M9b的漏极相连，第十四PMOS管M17的源极同时和第九PMOS管M10b漏极相连，另外，第七PMOS晶体管M9a的栅极和第八PMOS晶体管M9b的栅极互连后再与第十三PMOS晶体管M16的漏极、第i^一 NM0S管M15b的漏极相连，第九PMOS晶体管M10b的栅极和第十PMOS晶体管M10a的栅极互连后再和第十四PMOS晶体管M17的漏极、第十NMOS晶体管M14b的漏极互连，所述第十一 PMOS管M7的漏极和第五NMOS管M5的漏极相连输出差分信号V0UTP，第十二 PMOS管M8和第六NMOS管M6的漏极相连，输出另一个差分信号V0UTN，所述VOUTP和VOUTN这两个差分信号共同构成全差分输出； 所述互补输入的循环折叠跨导运算放大器还包含一个共模反馈电路，该共模反馈电路含有全差分输出信号的输入支路和共模反馈控制子电路，其中 全差分输出信号的输入支路，是一个由电阻R1和电阻R2串接构成的串联支路，电阻R1的非串联端接所述输出差分信号V0UTN，电阻R2的非串联端接另一个输出差分信号■TP ; 共模反馈控制子电路，含有第二十五PMOS管M18和两条相互并联的晶体管串接支路，其中 第一条晶体管串接支路，由第十六PM0S管M19和第十四NM0S管M21串接而成，其中第十六PM0S管M19的栅极接所述电阻R1和电阻R2的连接点，第十四NMOS管M21的栅5极和漏极相连后接共模控制信号VCMFB， 第二条晶体串联支路，由第十八PMOS管M20和第十五NMOS管M22串联而成，其中，第十八PM0S管M20的栅极接共模输入电压VCM，第十五NM0S管M22的栅极和漏极相连，所述第十四NMOS管M21和第十五NMOS管M22的源极共地，第十六PMOS管M19和第十七PMOS管M20各自的源极互连后接所述第十本文档来自技高网...

【技术保护点】
互补输入的循环折叠跨导运算放大器，其特征在于，含有Ｎ型和Ｐ型两个互补输入支路，以及其中每一个输入支路所连接的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管对部分，其中：Ｐ型互补输入支路，含有：第一ＰＭＯＳ管（Ｍ１ａ）、第二ＰＭＯＳ管（Ｍ１ｂ）、第三ＰＭＯＳ管（Ｍ２ｂ）和第四ＰＭＯＳ管（Ｍ２ａ），其中：第一ＰＭＯＳ管（Ｍ１ａ）的栅极、第二ＰＭＯＳ管（Ｍ１ｂ）的栅极都与输入的两个全差分信号中的一个ＶＩＮＮ差分信号相连，第三ＰＭＯＳ管（Ｍ２ｂ）的栅极、第四ＰＭＯＳ管（Ｍ２管（Ｍ１５ｂ）、第十二ＮＭＯＳ管（Ｍ１５ａ），其中：第九ＮＭＯＳ管（Ｍ１４ａ）、第十ＮＭＯＳ管（Ｍ１４ｂ）这两个ＮＭＯＳ管的栅极都连接到所述两个全差分输入信号的一个差分信号（ＶＩＮＮ），第十一ＮＭＯＳ管（Ｍ１５ｂ）、第十二ＮＭＯＳ管（Ｍ１５ａ）这两个ＮＭＯＳ管的栅极都连接到所述两个全差分输入信号的另一个差分信号（ＶＩＮＰ）；偏置电压晶体管部分由第十三ＮＭＯＳ管（Ｍ１３）构成，该第十三ＮＭＯＳ晶体管（Ｍ１３）的源极接地，栅极接共模控制信号（ＶＣＭＦＢ），而漏极和所述四个ＮＭＯＳ管的源极相连，偏置尾电流晶体管部分由第七ＰＭＯＳ管（Ｍ９ａ）、第八ＰＭＯＳ管（Ｍ９ｂ）、第九ＰＭＯＳ管（Ｍ１０ｂ）、第十ＰＭＯＳ管（Ｍ１０ａ）这四个ＰＭＯＳ管构成，其中：所述第七至第十共四个ＰＭＯＳ管（Ｍ９ａ、Ｍ９ｂ、Ｍ１０ｂ、Ｍ１０ａ）的源极都连到所述电源电压（ＶＤＤ）；共源共栅晶体管对部分由第十一ＰＭＯＳ管（Ｍ７）、第十二ＰＭＯＳ管（Ｍ８）、第十三ＰＭＯＳ管（Ｍ１６）、第十四ＰＭＯＳ管（Ｍ１７）构成，其中：第十一ＰＭＯＳ管（Ｍ７）的栅极、第十二ＰＭＯＳ晶体管（Ｍ８）的栅极、第十三ＰＭＯＳ晶体管（Ｍ１３）的栅极以及第十四ＰＭＯＳ晶体管（Ｍ１７）的栅极都接第三偏置电压（Ｖｂｐ２），第十一ＰＭＯＳ晶体管（Ｍ７）的源极同时和第七ＰＭＯＳ晶体管（Ｍ９ａ）的源极、第九ＮＭＯＳ晶体管（Ｍ１４ａ）的漏极相连，第十二ＰＭＯＳ晶体管（Ｍ８）的源极同时和第十ＰＭＯＳ晶体管（Ｍ１０ａ）的漏极、第十二ＮＭＯＳ晶体管（Ｍ１５ａ）的漏极相连，第十三ＰＭＯＳ管（Ｍ１６）的漏极和第八ＰＭＯＳ管（Ｍ９ｂ）的漏极相连，第十四ＰＭＯＳ管（Ｍ１７）的源极同时和第九ＰＭＯＳ管（Ｍ１０ｂ）漏极相连，另外，第七ＰＭＯＳ晶体管（Ｍ９ａ）的栅极和第八ＰＭＯＳ晶体管（Ｍ９ｂ）的栅极互连后再与第十三ＰＭＯＳ晶体管（Ｍ１６...

【技术特征摘要】
互补输入的循环折叠跨导运算放大器，其特征在于，含有N型和P型两个互补输入支路，以及其中每一个输入支路所连接的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管对部分，其中P型互补输入支路，含有第一PMOS管(M1a)、第二PMOS管(M1b)、第三PMOS管(M2b)和第四PMOS管(M2a)，其中第一PMOS管(M1a)的栅极、第二PMOS管(M1b)的栅极都与输入的两个全差分信号中的一个VINN差分信号相连，第三PMOS管(M2b)的栅极、第四PMOS管(M2a)的栅极都与所述输入的两个全差分信号中的另一个VINP差分信号相连；两个互相串连的第五PMOS晶体管(M31)和第六PMOS晶体管(M32)构成偏置电压晶体管部分，其中第五PMOS晶体管(M31)的栅极和第六PMOS晶体管(M32)的栅极相连后接第一偏置电压(Vbp0)，第五PMOS晶体管(M31)的漏极同时与第一PMOS晶体管(M1a)的源极、第二PMOS晶体管(M1b)的源极、第三PMOS晶体管(M2b)的源极以及第四PMOS晶体管(M2a)的源极相连，第六PMOS晶体管(M32)的源极接电源电压(VDD)，第一NMOS管(M3a)、第二NMOS管(M3b)、第三NMOS管(M4b)、第四NMOS管(M4a)四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中第一NMOS管(M3a)的栅极和第二NMOS管(M3b)的栅极相连后再与所述第三PMOS管(M2b)的漏极相连，第三NMOS管(M4b)的栅极与第四NMOS管(M4a)的栅极相连后再与所述第二PMOS管(M1b)的漏极相连；第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M11)、第八NMOS管(M12)这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管对部分，其中第五NMOS管(M5)的源极同时与所述第一PMOS管(M1a)的漏极、第一NMOS管(M3a)的漏极相连，第六NMOS管(M6)的源极同时与所述第四PMOS管(M2a)的漏极、第四NMOS管(M4a)的漏极连接，第七NMOS管(M11)的源极和所述第二NMOS管(M3b)的漏极相连，第八NMOS管(M12)的源极和所述第三NMOS管(M4b)的漏极相连，第七NMOS管(M11)的漏极和所属第三PMOS管(M2b)的漏极相连，第八NMOS管(M12)的漏极和所述第二PMOS管(M1b)的漏极相连，第七NMOS管(M11)的栅极和第八NMOS管(M12)的栅极互连后接第二偏置电压(Vbn2)，第五NMOS晶体管(M5)的栅极和第六NMOS晶体管(M6)的栅极相连后也接第二偏置电压(Vbn2)；N型互补输入电路，含有四个源极互连的NMOS晶体管第九NMOS管(M14a)、第十NMOS管(M14b)、第十一NMOS管(M15b)、第十二NMOS管(M15a)，其中第九NMOS管(M14a)、第十NMOS管(M14b)这两个NMOS管的栅极都连接到所述两个全差分输入信号的一个差分信号(VINN)，第十一NMOS管(M15b)、第十二NMOS管(M15a)这两个NMOS管的栅极都连接到所述两个全差分输入信号的另一个差分信号(VINP)；偏置电压晶体管部分由第十三NMOS管(M13)构成，该第十三NMOS晶体管...

【专利技术属性】
技术研发人员：魏琦，乔飞，杨华中，汪蕙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]