差异层形成工艺和由此形成的结构制造技术

本文描述了形成半导体器件中的诸如接触蚀刻停止层(CESL)的差异层的方法以及通过该方法形成的结构。在实施例中，结构包括位于衬底上的有源区，位于有源区上的栅极结构和沿着栅极结构的侧壁的栅极间隔件以及差异蚀刻停止层。差异蚀刻停止层具有沿着栅极间隔件的侧壁的第一部分并且具有位于源极/漏极区的上表面上的第二部分。第一部分的第一厚度在垂直于栅极间隔件的侧壁的方向上，并且第二部分的第二厚度在垂直于源极/漏极区的上表面的方向上。第二厚度大于第一厚度。本发明专利技术实施例涉及差异层形成工艺和由此形成的结构。差异层形成工艺和由此形成的结构。差异层形成工艺和由此形成的结构。

【技术实现步骤摘要】
差异层形成工艺和由此形成的结构
[0001]本申请是分案申请，其母案申请的申请号为201810521121.9、申请日为2018年05月28日、专利技术名称为“差异层形成工艺和由此形成的结构”。


[0002]本专利技术实施例涉及差异层形成工艺和由此形成的结构。

技术介绍

[0003]随着半导体产业已步入到了纳米技术工艺节点以追求更大的器件密度、更卓越的性能以及更低的成本方面，来自制造和设计问题的挑战已经引起诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的鳍，并且在鳍中形成沟道和源极/漏极区。利用沟道的增加的表面面积的优势沿着鳍结构的侧壁(例如，包裹)并且在鳍结构的上方形成栅极以产生更快、更可靠和更好地控制的半导体晶体管器件。然而，随着尺寸的减小，出现新的挑战。

技术实现思路

[0004]根据本专利技术的一些实施例，提供了一种半导体结构，包括：有源区，位于衬底上，所述有源区包括源极/漏极区；栅极结构，位于所述有源区上方，所述源极/漏极区邻近所述栅极结构；栅极间隔件，沿着所述栅极结构的侧壁；以及差异蚀刻停止层，具有沿着所述栅极间隔件的侧壁的第一部分并且具有位于所述源极/漏极区的上表面上方的第二部分，所述第一部分的第一厚度在垂直于所述栅极间隔件的侧壁的方向上，所述第二部分的第二厚度在垂直于所述源极/漏极区的上表面的方向上，所述第二厚度大于所述第一厚度。
[0005]根据本专利技术的另一些实施例，还提供了一种处理半导体的方法，包括：在衬底上的器件结构上方形成差异层，形成所述差异层包括：在第一暴露中，将所述器件结构暴露于一种或多种第一前体；在所述第一暴露之后，使用定向等离子体活化激活所述器件结构上的上表面；和在激活所述器件结构上的上表面之后，在第二暴露中，将所述器件结构暴露于一种或多种第二前体，其中，当将所述器件结构暴露于所述一种或多种第二前体时，与所述器件结构上的未激活表面相比，在所述器件结构上的激活的上表面处发生更多的反应。
[0006]根据本专利技术的又一些实施例，还提供了一种处理半导体的方法，包括：形成差异蚀刻停止层，所述差异蚀刻停止层具有位于源极/漏极区的上表面上的第一部分和沿着栅极间隔件的侧壁的第二部分，所述源极/漏极区位于有源区中，所述栅极间隔件位于所述有源区上方并且邻近所述源极/漏极区，所述第一部分的厚度大于所述第二部分的厚度，形成所述差异蚀刻停止层包括实施定向活化；在所述差异蚀刻停止层上方沉积层间电介质(ILD)；以及穿过所述层间电介质和所述差异蚀刻停止层形成接触所述源极/漏极区的导电部件。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可更好地理解本专利技术。应该强调，根据工
业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1是根据一些实施例的示例性简化的鳍式场效应晶体管(FinFET)的三维图。
[0009]图2A
‑
B，图3A
‑
B，图4A
‑
B，图5A
‑
B，图6A
‑
B，图7A
‑
B，图8A
‑
B，图9A
‑
B，图10A
‑
B，图11A
‑
B，和图12A
‑
B是根据一些实施例的在形成半导体器件的示例性工艺中的中间阶段处的相应的中间结构的截面图。
[0010]图13A
‑
B，14A
‑
B，15A
‑
B和图16A
‑
B是根据一些实施例的在形成半导体器件的另一示例性工艺中的中间阶段处的相应的中间结构的截面图。
[0011]图17，图18，图19和图20是根据一些实施例的在形成半导体器件中的差异接触蚀刻停止层(CESL)的示例性等离子体增强原子层沉积(PEALD)工艺中的中间阶段处的相应的中间结构的截面图。
[0012]图21是根据一些实施例的图17至图20的示例性PEALD工艺的流程图。
[0013]图22是根据一些实施例的利用原位等离子体活化的示例性化学气相沉积(CVD)工艺的流程图。
[0014]图23是根据一些实施例的半导体器件中的差异CESL的截面图。
具体实施方式
[0015]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0016]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的元件或部件与另(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0017]本文描述了在诸如包括鳍式场效应晶体管(FinFET)的半导体器件中，形成诸如接触蚀刻停止层(CESL)的差异层的方法，以及由此方法形成的结构。通常，实施定向等离子体活化工艺，其允许差异层的一些部分(例如，在具有水平分量的上表面上)以比其他部分(例如，在没有明显水平分量的垂直表面上)更大的速率沉积。因此，差异层的一些部分可以比差异层的其他部分具有更大的厚度。差异层可以允许源极/漏极区的更大的保护和/或除了其他可能的优势之外，可增加用于形成其他组件或部件的工艺窗口。
[0018]本文在FinFET上形成CESL的上下文中描述了示例性实施例。本专利技术的一些方面的实施方式可被用来形成不是蚀刻停止层的层。本专利技术的一些方面的实施方式可用于其他工艺、其他器件和/或其他层。例如，其他示例性器件可以包括平面FET、水平全环栅(HGAA)FET、垂直全环栅(VGAA)FET和其他器件。本文介绍了示例性方法和结构的一些变化。本领域
普通技术人员可以很容易地理解，可以预期在其他实施例的范围内可以进行的其他修改。虽然方法实施例可以按照特定的顺序进行描述，但是各种其他方法实施例可以按任何逻辑顺序执行，并且可以包含比本文描述的步骤更少或更多的步骤。
[0019]图1示出了三维图中的简化的FinFET 40的实例。相对于图1没有说明或描述的其他方面可以从下列附图和描述中变得显而易见。图1中的结构可以通过电连接或耦接的方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：有源区，位于衬底上，所述有源区包括源极/漏极区，所述源极/漏极区具有带切面的顶部表面，所述带切面的顶部表面具有彼此不平行的至少两个切面；栅极结构，位于所述有源区上方，所述源极/漏极区邻近所述栅极结构；栅极间隔件，沿着所述栅极结构的侧壁；以及差异蚀刻停止层，具有沿着所述栅极间隔件的侧壁的第一部分并且具有位于所述源极/漏极区的上表面上方的第二部分，所述第一部分的第一厚度在垂直于所述栅极间隔件的侧壁的方向上，所述第二部分的第二厚度在垂直于所述源极/漏极区的相应切面的主表面的方向上，所述第二厚度在所述至少两个切面上基本均匀并且大于所述第一厚度。2.根据权利要求1所述的半导体结构，其中，所述源极/漏极区是外延源极/漏极区。3.根据权利要求1所述的半导体结构，其中，所述差异蚀刻停止层包括氮化硅。4.根据权利要求1所述的半导体结构，其中，所述第二厚度比所述第一厚度大至少2纳米(nm)。5.根据权利要求1所述的半导体结构，还包括：层间电介质(ILD)，位于所述差异蚀刻停止层上方；以及导电部件，穿过所述层间电介质和所述差异蚀刻停止层的第二部分并且接触所述源极/漏极区。6.根据权利要求1所述的半导体结构，其中，所述差异蚀刻停止层包括多...

【专利技术属性】
技术研发人员：柯忠廷，李志鸿，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：