一种半导体器件的制造方法技术

本发明专利技术公开一种半导体器件的制造方法，涉及半导体技术领域，以在去除对应第一区域上的第一栅极时，防止对应第二区域上的第一栅极遭到破坏。所述半导体器件的制造方法包括：在衬底具有的第一区域上形成至少一层第一纳米线或片、以及在衬底具有的第二区域上形成至少一层第二纳米线或片。形成第一掩膜层和第二掩膜层。第一掩膜层至少填充在空隙内。第二掩膜层覆盖在第二区域上。第一掩膜层和第二掩膜层的刻蚀选择比大于预设阈值。在第二掩膜层的掩膜作用下，去除第一掩膜层对应第一区域的部分，并去除对应第一区域上的第一栅极。至少在位于至少一层第一纳米线或片外周的第一栅介质层上形成第二栅极，第二栅极和第一栅极所含有的材料和/或厚度不同。材料和/或厚度不同。材料和/或厚度不同。

【技术实现步骤摘要】
一种半导体器件的制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]在实际的半导体器件的制造过程中，半导体器件的第一区域上形成有第一环栅晶体管。半导体器件的第二区域上形成有第二环栅晶体管。为了使得两个环栅晶体管具有不同的阈值电压，通常采用的方法是将两个环栅晶体管的栅极设置为不同材料和/或不同厚度。
[0003]但是，采用现有的制造方法所获得半导体器件中，第一环栅晶体管或第二环栅晶体管具有的栅极不能满足相应的阈值电压的要求，从而导致半导体器件的良率较低。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件的制造方法，用于在去除对应第一区域上的第一栅极时，使得对应第二区域上的第一栅极得以完整保留，进而使得第一环栅晶体管和第二环栅晶体管的阈值电压均符合工作要求，提高半导体器件的良率。
[0005]为了实现上述目的，本专利技术提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：
[0006]提供一衬底；衬底具有第一区域和第二区域。
[0007]在第一区域上形成第一环栅晶体管包括的至少一层第一纳米线或片、以及在第二区域上形成第二环栅晶体管包括的至少一层第二纳米线或片。环绕至少一层第一纳米线或片和至少一层第二纳米线或片的外周、以及衬底上均依次形成有第一栅介质层和第一栅极。沿着衬底的厚度方向，至少部分相邻两层第一栅极之间具有空隙。
[0008]形成第一掩膜层和第二掩膜层。第一掩膜层至少填充在空隙内。第二掩膜层覆盖在第二区域上。第一掩膜层和第二掩膜层的刻蚀选择比大于预设阈值。
[0009]在第二掩膜层的掩膜作用下，去除第一掩膜层对应第一区域的部分；并去除对应第一区域上的第一栅极。
[0010]至少在位于至少一层第一纳米线或片外周的第一栅介质层上形成第二栅极，第二栅极和第一栅极所含有的材料和/或厚度不同。
[0011]与现有技术相比，本专利技术提供的半导体器件的制造方法中，在去除第一掩膜层对应第一区域的部分之前，先在第二区域上覆盖第二掩膜层。第一掩膜层与第二掩膜层的刻蚀选择比大于预设阈值。基于此，在实际的应用过程中即使完全去除第一掩膜层对应第一区域的部分需要花费较长的刻蚀时间，刻蚀第一掩膜层的刻蚀剂也不会对第二掩膜层进行刻蚀、或者上述刻蚀剂对第二掩膜层的刻蚀量较小，进而不会使位于第二区域的第一栅极暴露在外。如此，在对位于第一区域的第一栅极进行去除时，位于第二区域的第一栅极会在第二掩膜层的掩膜作用下得以完整保留。同时，因第一栅极和第二栅极所含有的材料和/或厚度不同。因此，通过本专利技术提供的制造方法制造形成的第一环栅晶体管和第二环栅晶体
管在具有不同阈值电压的前提下，还可以防止第一环栅晶体管和第二环栅晶体管之间的边界移动，提高半导体器件的良率。
附图说明
[0012]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0013]图1为现有技术中形成覆盖在半导体器件的第一区域和第二区域上、以及填充在空隙内的掩膜材料后的结构断面图；
[0014]图2为在图1基础上去除掩膜材料覆盖在第一区域上的部分后的结构断面图；
[0015]图3为在图2基础上去除掩膜材料位于第一区域的空隙内的部分后的结构断面图；
[0016]图4为本专利技术实施例中在形成第一栅介质层和第一栅极后的结构断面图；
[0017]图5为本专利技术实施例中在图4的基础上，在第一区域上和第二区域上覆盖、以及在空隙内填充第一掩膜材料层后的结构断面图；
[0018]图6为本专利技术实施例中在图5的基础上去除第一掩膜材料层覆盖在第二区域上的部分后的结构断面图；
[0019]图7为本专利技术实施例中在图6的基础上覆盖第二掩膜材料层后的结构断面图；
[0020]图8为本专利技术实施例中在图7的基础上对第二掩膜材料层进行回刻处理，直至第二掩膜材料层的顶部与第一掩膜层覆盖在第一区域上的部分的顶部平齐后的结构断面图；
[0021]图9为本专利技术实施例中在图8的基础上去除第一掩膜层对应第一区域上的部分后的结构断面图；
[0022]图10为本专利技术实施例中去除位于第一区域的第一栅极后的结构断面图；
[0023]图11为本专利技术实施例中在图10的基础上形成第二栅极后的结构断面图；
[0024]图12为本专利技术实施例中在图11的基础上去除第一掩膜层剩余的部分和第二掩膜层后的结构断面图；
[0025]图13为本专利技术实施例中在图10的基础上去除第一掩膜层剩余的部分和第二掩膜层后的结构断面图；
[0026]图14为本专利技术实施例中在图13的基础上形成第二栅极后的结构断面图；
[0027]图15为本专利技术实施例中在图5的基础上去除第一掩膜材料层覆盖在第一区域上和第二区域上的部分后的结构断面图；
[0028]图16为本专利技术实施例中在图15的基础上在第一区域上和第二区域上覆盖第二掩膜材料层后的结构断面图；
[0029]图17为本专利技术实施例中在图16的基础上去除第二掩膜材料层覆盖在第一区域上的部分后的结构断面图；
[0030]图18为本专利技术实施例提供的半导体器件的制造方法工艺流程图。
[0031]附图标记：1为第一区域；2为第二区域；3为第一纳米线或片；4为第二纳米线或片；5为第一栅介质层；6为第一栅极；7为空隙；8为第一掩膜层；9为第二掩膜层；10为第一掩膜材料层；11为第二掩膜材料层；12为第二栅极。
具体实施方式
[0032]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0035]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一衬底；所述衬底具有第一区域和第二区域；在所述第一区域上形成第一环栅晶体管包括的至少一层第一纳米线或片、以及在所述第二区域上形成第二环栅晶体管包括的至少一层第二纳米线或片；环绕所述至少一层第一纳米线或片和所述至少一层第二纳米线或片的外周、以及所述衬底上均依次形成有第一栅介质层和第一栅极；沿着衬底的厚度方向，至少部分相邻两层所述第一栅极之间具有空隙；形成第一掩膜层和第二掩膜层；所述第一掩膜层至少填充在所述空隙内；所述第二掩膜层覆盖在所述第二区域上；所述第一掩膜层和所述第二掩膜层的刻蚀选择比大于预设阈值；在所述第二掩膜层的掩膜作用下，去除所述第一掩膜层对应所述第一区域的部分；并去除对应所述第一区域上的所述第一栅极；至少在位于所述至少一层第一纳米线或片外周的所述第一栅介质层上形成第二栅极，所述第二栅极和所述第一栅极所含有的材料和/或厚度不同。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一环栅晶体管具有至少两层所述第一纳米线或片的情况下，所述空隙处于位于所述衬底上与位于最底层所述第一纳米线或片外周的所述第一栅极之间和/或相邻两层所述第一纳米线或片外周的所述第一栅极之间；和/或，在所述第二环栅晶体管具有至少两层所述第二纳米线或片的情况下，所述空隙处于位于所述衬底上与位于最底层所述第二纳米线或片外周的所述第一栅极之间和/或相邻两层所述第二纳米线或片外周的所述第一栅极之间。3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一纳米线或片所含有的材料为Si1‑
x
Ge
x
；其中，0≤x≤1；和/或，所述第二纳米线或片所含有的材料为Si1‑
y
Ge
y
；其中，0≤y≤1。4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一掩膜层覆盖在所述第一区域上、以及填充在所述空隙内；所述形成第一掩膜层和第二掩膜层，包括：形成覆盖在所述第一区域和所述第二区域上、以及填充在所述空隙内的第一掩膜材料层；选择性去除所述第一掩膜材料层覆盖在所...

【专利技术属性】
技术研发人员：李永亮，贾晓锋，殷华湘，罗军，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：