一种半导体器件的制造方法技术

本发明专利技术公开一种半导体器件的制造方法，涉及半导体技术领域，用于解决器件结构为环栅晶体管的核心器件与输入/输出器件的兼容性较差的问题。上述制造方法包括：在衬底上形成结构相同的第一鳍部和第二鳍部。形成至少覆盖在第一鳍部和第二鳍部具有的沟道形成区外周的第一栅介质层，第一鳍部位于沟道形成区内的部分形成鳍式场效应晶体管具有的沟道。去除第一栅介质层位于第二鳍部具有的沟道形成区外周的部分。并对第二鳍部具有的沟道形成区进行处理，获得环栅晶体管具有的沟道。形成位于第一栅介质层剩余的部分上的第二栅介质层、以及形成环绕在环栅晶体管具有的沟道外周的第三栅介质层。第三栅介质层的层厚小于第一栅介质层和第二栅介质层的总厚度。和第二栅介质层的总厚度。和第二栅介质层的总厚度。

【技术实现步骤摘要】
一种半导体器件的制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]环栅晶体管相对于平面晶体管和鳍式场效应晶体管具有较高的栅控能力等优势，因此当核心器件的器件结构为环栅晶体管时可以提高包括上述核心器件的集成电路的工作性能。
[0003]但是，器件结构为环栅晶体管的核心器件与集成电路具有的输入/输出器件的兼容性较差，难以采用现有的制造方法实现上述核心器件和输入/输出器件的集成。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件的制造方法，用于解决器件结构为环栅晶体管的核心器件与集成电路具有的输入/输出器件的兼容性较差的问题，降低上述核心器件和输入/输出器件的集成难度。
[0005]为了实现上述目的，本专利技术提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：
[0006]提供一衬底。衬底具有第一元件区和第二元件区。
[0007]在衬底上形成结构相同的第一鳍部和第二鳍部。第一鳍部位于第一元件区上。第二鳍部位于第二元件区上。第一鳍部和第二鳍部均具有沟道形成区。
[0008]形成至少覆盖在第一鳍部具有的沟道形成区的外周、以及第二鳍部具有的沟道形成区的外周均形成第一栅介质层，第一鳍部位于沟道形成区内的部分形成鳍式场效应晶体管具有的沟道。
[0009]去除第一栅介质层位于第二鳍部具有的沟道形成区外周的部分。并对第二鳍部具有的沟道形成区进行处理，获得环栅晶体管具有的沟道。
[0010]形成位于第一栅介质层剩余的部分上的第二栅介质层、以及形成环绕在环栅晶体管具有的沟道外周的第三栅介质层。第三栅介质层的层厚小于第一栅介质层和第二栅介质层的总厚度。
[0011]与现有技术相比，本专利技术提供的半导体器件的制造方法中，形成至少覆盖第一鳍部具有的沟道形成区外周、以及第二鳍部具有的沟道形成区外周形成第一栅介质层，第一鳍部具有的沟道形成区形成鳍式场效应晶体管具有的沟道后，去除了第一栅介质层位于第二鳍部具有的沟道形成区外周的部分，并对第二鳍部具有的沟道形成区进行处理获得环栅晶体管具有的沟道。此时，鳍式场效应晶体管具有的沟道外周形成有第一栅介质层。而环栅晶体管具有的沟道暴露在外。接着形成位于第一栅介质层剩余的部分上的第二栅介质层、以及形成环绕在环栅晶体管具有的沟道外周的第三栅介质层。执行完上述操作后，鳍式场效应晶体管具有的沟道外周依次形成有第一栅介质层和第二栅介质层。而环栅晶体管具有的沟道外周仅环绕有第三栅介质层。并且，第三栅介质层的层厚小于第一栅介质层和第二
栅介质层的总厚度。基于此，在本专利技术提供的半导体器件的制造方法用于制造输入/输出器件和核心器件时，可以形成器件结构为上述鳍式场效应晶体管的输入/输出器件、以及器件结构为上述环栅晶体管的核心器件，从而可以解决因输入/输出器件具有的栅介质层的厚度较大而导致的输入/输出器件也采用环栅晶体管结构时由于沟道之间的间距较小导致厚氧化层填充导致后续金属栅材料不能填充或只能部分填充的问题，解决了与核心器件兼容性较差的问题，降低了上述核心器件和输入/输出器件的集成难度。
[0012]此外，位于第一元件区上的第一鳍部以及位于第二元件区上的第二鳍部的结构相同，故可以在衬底上同时形成第一鳍部和第二鳍部，从而可以简化半导体器件的制造过程、以及降低半导体器件的制造成本。
附图说明
[0013]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0014]图1为器件结构为环栅晶体管的核心器件与输入/输出器件集成后的结构示意图；
[0015]图2为本专利技术实施例提供的半导体器件的制造方法流程图；
[0016]图3为本专利技术实施例中在衬底上形成至少一层叠层材料层后的结构示意图；
[0017]图4为本专利技术实施例中在衬底上形成第一鳍状结构和第二鳍状结构后的结构示意图；
[0018]图5为本专利技术实施例中在衬底上形成浅槽隔离后的结构示意图；
[0019]图6为图5所示结构沿B
‑
B
’
向结构剖视图；
[0020]图7为本专利技术实施例中在衬底上形成第一栅介质层后的第一种结构示意图；
[0021]图8为图7所示结构沿A
‑
A
’
向的结构剖视图；
[0022]图9为图7所示结构沿B
‑
B
’
向的结构剖视图；
[0023]图10为本专利技术实施例中在衬底上形成第一栅介质层后的第二种结构示意图；
[0024]图11为图10所示结构沿B
‑
B
’
向的结构剖视图；
[0025]图12为本专利技术实施例中形成牺牲栅和侧墙后沿B
‑
B
’
向的第一种结构剖视图；
[0026]图13为本专利技术实施例中形成牺牲栅和侧墙后沿B
‑
B
’
向的第二种结构剖视图；
[0027]图14为本专利技术实施例中形成源区和漏区后沿B
‑
B
’
向的结构剖视图；
[0028]图15为本专利技术实施例中形成介质层后的结构示意图；
[0029]图16为本专利技术实施例中去除牺牲栅后沿A
‑
A
’
向的结构剖视图；
[0030]图17为本专利技术实施例中形成掩膜层后沿A
‑
A
’
向的结构剖视图；
[0031]图18为本专利技术实施例中形成环栅晶体管具有的沟道后沿A
‑
A
’
向的结构剖视图；
[0032]图19为本专利技术实施例中去除掩膜层后沿A
‑
A
’
向的结构剖视图；
[0033]图20为本专利技术实施例中形成第二栅介质层和第三栅介质层后沿A
‑
A
’
向的结构剖视图；
[0034]图21为本专利技术实施例中形成鳍式场效应晶体管和环栅晶体管后沿A
‑
A
’
向的结构剖视图。
[0035]附图标记：11为衬底，111为第一元件区，112为第二元件区，12为叠层材料层，121为牺牲材料层，1211为牺牲层，122为沟道材料层，1221为沟道层，123为叠层，13为第一鳍状
结构，131为第一鳍部，14为第二鳍状结构，141为第二鳍部，15为沟道形成区，16为源区形成区，17为漏区形成区，18为浅槽隔离，19为第一栅介质层，20为牺牲栅，21为侧墙，22为源区，23为漏区，24为介质层，25为掩膜层，26为沟道，27为第二栅介质层，28为第三栅介质层，29为第一栅极，30为第二栅极，31为鳍式场效应晶体管，32为环栅晶体管，33为栅介质层，34为栅极，35为输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一衬底；所述衬底具有第一元件区和第二元件区；在所述衬底上形成结构相同的第一鳍部和第二鳍部；所述第一鳍部位于所述第一元件区上；所述第二鳍部位于所述第二元件区上；所述第一鳍部和所述第二鳍部均具有沟道形成区；形成至少覆盖在所述第一鳍部具有的沟道形成区的外周、以及第二鳍部具有的沟道形成区的外周的第一栅介质层，所述第一鳍部位于所述沟道形成区内的部分形成鳍式场效应晶体管具有的沟道；去除所述第一栅介质层位于所述第二鳍部具有的沟道形成区外周的部分；并对所述第二鳍部具有的所述沟道形成区进行处理，获得环栅晶体管具有的沟道；形成位于所述第一栅介质层剩余的部分上的第二栅介质层、以及形成环绕在所述环栅晶体管具有的沟道外周的第三栅介质层；所述第三栅介质层的层厚小于所述第一栅介质层和所述第二栅介质层的总厚度。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述鳍式场效应晶体管为输入/输出器件；所述环栅晶体管为核心器件。3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二栅介质层和所述第三栅介质层所含有的材料相同；和/或，所述第二栅介质层和所述第三栅介质层的层厚相等。4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述去除所述第一栅介质层位于所述第二鳍部具有的沟道形成区外周的部分为：在掩膜层的掩膜作用下，刻蚀所述第一栅介质层位于所述第二鳍部具有的沟道形成区外周的部分，保留所述第一栅介质层位于所述鳍式场效应晶体管具有的沟道外周的部分；所述掩膜层覆盖在所述第一元件区的上方；对所述第二鳍部具有的所述沟道形成区进行处理，获得环栅晶体管具有的沟道后，所述形成位于所述第一栅介质层剩余的部分上的第二栅介质层、以及形成环绕在所述环栅晶体管具有的沟道外周的第三栅介质层前，所述半导体器件的制造方法还包括：去除所述掩膜层。5.根据权利要求4所述的半导体器件的制造方法，其特征在于，所述掩膜层为光刻胶掩膜层、非晶硅掩膜层、旋涂碳掩膜层或高级图案化层。6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一鳍部和所述第二鳍部还均具有源区形成区和漏区形成区；所述沟道形成区位于所述源区形成区和所述漏区形成区之间；所述形成至少覆盖在所述第一鳍部具有的沟道形成区的外周、以及第二鳍部具有的沟道形成区的外周的所述第一栅介质层后，所述去除所述第一栅介质层位于所述第二鳍部具有的沟道形成区外周的部分前，所述半导体器件的制造方法还包括：在所述第一栅介质层位于所述鳍式场效应晶体管具有的沟道和所述第二鳍部具有的沟道形成区的部分上形成牺牲栅和侧墙；所述牺牲栅的长度延伸方向与所述第一鳍部和所述第二鳍部的长度延伸方向均不相同；所述侧墙至少位于所述牺牲栅沿宽度方向的两侧；对所述第一鳍部...

【专利技术属性】
技术研发人员：李永亮，陈安澜，程晓红，罗军，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：