一种一步成型SplitGateMOSFET的制备方法技术

本发明专利技术公开了一种一步成型Split Gate MOSFET的制备方法，涉及半导体功率器件技术领域。用于解决现有的MOSFET器件制备为了避免在外围terminal trench的liner oxide上有gate poly残留，存在增加制备步骤导致制备成本增加的问题。包括：在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述source poly层、liner Oxide层进行刻蚀；将所述第二光刻胶层去取，通过刻蚀方法对所述liner Oxide层进行刻蚀；在第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gate oxide层和gate poly层。poly层。poly层。

【技术实现步骤摘要】
一种一步成型SplitGateMOSFET的制备方法


[0001]本专利技术涉及半导体功率器件
，更具体的涉及一种one
‑
stepSplitGateMOSFET器件制备方法。

技术介绍

[0002]SGT(Split
‑
Gate
‑
Trench，屏蔽栅极沟槽)结构的一步成型工艺传统制作方法是通过sourcepolymask的光刻胶对cell区的poly进行刻蚀，然后去掉光刻胶对cell区linerOxide进行湿法刻蚀，这样的工艺存在以下缺点，如图1A所示，在外围terminal区域的linerOxide层107中留下空洞，在gatepoly层111填充以及etchback后有poly残留的风险，使得源极(S)、栅极(G)短接造成漏电；如图1B所示，cell的IPO形貌不平整且厚度不易掌控(gatepoly层111和sourcepoly层108)，在角落位置三维结构下电场较为集中，容易造成IGSS漏电，同时IPO厚度较薄时，会增加器件的Ciss/Qgd等动态参数，增加器件在应用端的功耗。
[0003]现有技术中，若要进一步降低上述风险，通常晶圆制造厂会通过增加一层mask对外围terminal区域进行遮挡，保证在湿法刻蚀的时候不会对外围terminal区域造成影响，避免形成空洞的结构，从而大大降低工艺控制的难度，但是这样的做法会增加制造成本。
[0004]综上所述，现有的MOSFET器件制备为了避免在外围terminaltrench的lineroxide上有gatepoly残留，存在增加制备步骤导致制备成本增加的问题。

技术实现思路

[0005]本专利技术实施例提供一种one
‑
stepSplitGateMOSFET器件制备方法，用于解决现有的MOSFET器件制备为了避免在外围terminaltrench的lineroxide上有gatepoly残留，存在增加制备步骤导致制备成本增加的问题。
[0006]本专利技术实施例提供一种one
‑
stepSplitGateMOSFET器件制备方法，包括：
[0007]在第一沟槽内和第二沟槽内依次形成linerOxide层和sourcepoly层；其中，第一沟槽位于第一导电外延层内的terminal区域，第二沟槽位于第一导电外延层内的cell区域，第一导电外延层上设置包括有第一Oxide层和第一光刻胶层；
[0008]在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述sourcepoly层、linerOxide层进行刻蚀；
[0009]将所述第二光刻胶层去取，通过刻蚀方法对所述linerOxide层进行刻蚀；在第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gateoxide层和gatepoly层；
[0010]通过两次离子注入，在位于所述第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。
[0011]优选地，所述在第一沟槽内和第二沟槽内依次形成linerOxide层和sourcepoly层之前，还包括：
[0012]去除所述第一导电外延层上的第一Oxide层和第一光刻胶层；
[0013]在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面形成牺牲氧化层；
[0014]所述在第一沟槽内和第二沟槽内依次形成linerOxide层和sourcepoly层，具体包括：
[0015]在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面形成linerOxide层；
[0016]在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面的所述linerOxide层上形成sourcepoly层。
[0017]优选地，在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层之前，还包括：
[0018]通过刻蚀方法将位于所述第一导电外延层上的所述sourcepoly层去掉，以使位于所述第一沟槽内的所述sourcepoly层、第二沟槽内的所述sourcepoly层的上表面与所述第一导电外延层的上表面具有相同高度；
[0019]通过刻蚀方法将位于第一导电外延层的上表面的所述linerOxide层去掉，以使位于所述第一沟槽内的所述linerOxide层和所述sourcepoly层、位于所述第一沟槽内的所述linerOxide层和所述sourcepoly层的上表面与所述第一导电外延层的上表面具有相同高度。
[0020]优选地，所述在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述sourcepoly层、linerOxide层进行刻蚀，具体包括：
[0021]通过刻蚀方法，对位于所述第二沟槽内的所述sourcepoly层进行第一次刻蚀，以使位于所述第二沟槽内的所述sourcepoly层的上表面低于位于所述第二沟槽内的linerOxide层的上表面；
[0022]通过刻蚀方法，对位于所述第二沟槽内的linerOxide层进行第一次刻蚀，以使位于所述第二沟槽内的未被刻蚀的linerOxide层的上表面低于位于所述第二沟槽内的sourcepoly层的上表面；
[0023]通过刻蚀方法对位于所述第二沟槽内的所述sourcepoly层进行第二次刻蚀，以使位于所述第二沟槽内的所述sourcepoly层的上表面低于位于所述第二沟槽内的未被刻蚀的linerOxide层的上表面。
[0024]优选地，所述在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述sourcepoly层、linerOxide层进行刻蚀，具体包括：
[0025]通过刻蚀方法，对位于所述第二沟槽内的linerOxide层进行第一次刻蚀，以使位于所述第二沟槽内的未被刻蚀的linerOxide层的上表面低于位于所述第二沟槽内的sourcepoly层的上表面；
[0026]通过刻蚀方法，对位于所述第二沟槽内的所述sourcepoly层进行第一次刻蚀，以
使位于所述第二沟槽内的所述source poly层的上表面低于未被刻蚀的 liner Oxide层的上表面。
[0027]优选地，所述第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gate oxide层，具体包括：
[0028]在所述第二沟槽内、第二沟槽的顶部两侧面、第一沟槽的顶部以及第一沟槽的顶部两侧形成gate Oxide层，以使gate Oxide层覆盖第一沟槽内的所述 source本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种一步成型Split Gate MOSFET的制备方法，其特征在于，包括：在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；其中，第一沟槽位于第一导电外延层内的terminal区域，第二沟槽位于第一导电外延层内的cell区域，第一导电外延层上设置包括有第一Oxide层和第一光刻胶层；在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述source poly层、liner Oxide层进行刻蚀；将所述第二光刻胶层去取，通过刻蚀方法对所述liner Oxide层进行刻蚀；在第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gate oxide层和gate poly层；通过两次离子注入，在位于所述第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。2.如权利要求1所述的制备方法，其特征在于，所述在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层之前，还包括：去除所述第一导电外延层上的第一Oxide层和第一光刻胶层；在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面形成牺牲氧化层；所述在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层，具体包括：在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面形成liner Oxide层；在所述第一沟槽内、所述第一沟槽的顶部侧面、所述第二沟槽内以及所述第二沟槽的顶部侧面的所述liner Oxide层上形成source poly层。3.如权利要求1所述的制备方法，其特征在于，在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层之前，还包括：通过刻蚀方法将位于所述第一导电外延层上的所述source poly层去掉，以使位于所述第一沟槽内的所述source poly层、第二沟槽内的所述source poly层的上表面与所述第一导电外延层的上表面具有相同高度；通过刻蚀方法将位于第一导电外延层的上表面的所述liner Oxide层去掉，以使位于所述第一沟槽内的所述liner Oxide层和所述source poly层、位于所述第一沟槽内的所述liner Oxide层和所述source poly层的上表面与所述第一导电外延层的上表面具有相同高度。4.如权利要求1所述的制备方法，其特征在于，所述在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述source poly层、liner Oxide层进行刻蚀，具体包括：通过刻蚀方法，对位于所述第二沟槽内的所述source poly层进行第一次刻蚀，以使位于所述第二沟槽内的所述source poly层的上表面低于位于所述第二沟槽内的liner Oxide层的上表面；通过刻蚀方法，对位于所述第二沟槽内的liner Oxide层进行第一次刻蚀，以使位于所
述第二沟槽内的未被刻蚀的liner Oxide层的上表面低于位于所述第二沟槽内的source poly层的上表面；通过刻蚀方法对位于所述第二沟槽内的所述sourc...

【专利技术属性】
技术研发人员：杨科，袁力鹏，苏毅，常虹，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：