一种自偏压式高频逻辑门与应用其之或非门、与非门，该逻辑门包括至少一输入端以及一输出端，用以将高频的输入信号作布尔运算并输出，其特征为每一晶体管皆连接至阻抗匹配网络，阻抗匹配网络包括第一端以及第二端，第一端耦接至该晶体管的栅极，第二端耦接该晶体管的漏极，用以提供该晶体管的操作电压，当任一第一型晶体管与任一第二型晶体管的栅极相连接，且第一型晶体管与第二型晶体管的漏极相连接时，则第一型晶体管与第二型晶体管共享唯一的相同的阻抗匹配网络。
【技术实现步骤摘要】
本专利技术是有关于一种数字逻辑门的结构，且特别是有关于一种高频逻辑门。
技术介绍
随着电子技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。然而，传统的逻辑门，由于需要较大的信号输入，才可以使逻辑门正常动作，因此，在信号非常微弱(例如0.9-1.1V)的射频(Radio Frequency，RF)频段，则无法使用。早先，曾经有提出过可在射频频段使用的逻辑门，如图1所示，图1为一电流模式逻辑(Current-Mode Logic)与(AND)门架构，请参见图1，包括输入A、-A、B、-B，输出C以及-C，晶体管M1、M2、M3以及M4，电阻R1以及R2，以及电流源I。其中电阻R1以及R2分别包含第一端与第二端。且电流源I包含第一端与第二端。其中M1的栅极为输入A，M1的源极连接电流源I的第一端，M1的漏极为输出-C，其连接电阻R1的第一端以及M3的漏极。而M2的栅极为输入-A，M2的源极连接电流源I的第一端，M2的漏极连接M3的源极以及M4的源极。M3的栅极为B输入。又M4的栅极为-B输入，M4的漏极为C输出，其连接电阻R2的第一端。而R1以及R2的第二端连接电压源Vdd，电流源I的第二端接地。其中A与-A、B与-B为逻辑反相输入，而C与-C为逻辑反相输出。此架构利用M1以及M2作为A与-A的差动输入，M3以及M4作为B与-B的差动输入，由于射频频段的输入电压信号摆幅很小，M1、M2、M3、M4并不会完全关闭或完全开启，所以M1以及M2、M3以及M4相当于差动放大器，并利用电流源I作为偏压电流，而得到输出C与-C的信号。此即为传统的电流模式逻辑(current mode logic)。此架构虽然可以做到于射频频段输入信号摆幅很小的状态下可操作，但是此架构由于M3与M4连接于M2之上，使得B与-B的输入必须比A与-A多一个直流等级(DClevel)，进而使得A与B输入无法对称，且因操作时，必须要有一固定电流，当此逻辑门未操作时，仍必须有一个直流偏压消耗。在可携式产品大行其道的今日，功率消耗已经成为集成电路芯片设计中非常重要的准则，而此直流偏压消耗，无疑成为重要的功率消耗来源。因此设计一个能节省功率消耗的高频逻辑门是十分必要的。
技术实现思路
本专利技术的目的是提供一种自偏压式高频逻辑门，用以作高速逻辑运算，并可操作在信号微弱的射频频段。本专利技术的再一目的就是在提供一种高频布尔运算与非(NAND)门，具有对称输入的特性，用以作高速逻辑运算。本专利技术的又一目的是提供一种高频布尔运算或非(NOR)门，用以作高速逻辑运算，且当不操作时，可做到省电的功效。本专利技术提出一种自偏压式高频逻辑门，包括至少一输入端以及一输出端，用以将高频的输入信号作布尔运算并输出，其特征为每一晶体管皆连接至阻抗匹配网络，该阻抗匹配网络包括第一端以及第二端，第一端耦接至晶体管的栅极，第二端耦接晶体管的漏极，用以提供该晶体管的操作电压，当任一第一型晶体管与任一第二型晶体管的栅极相连接，且第一型晶体管与第二型晶体管的漏极相连接时，则第一型晶体管与第二型晶体管共享唯一的相同的阻抗匹配网络。依照本专利技术的较佳实施例所述的自偏压式高频逻辑门，上述的阻抗匹配网络为一低通网络，用以使晶体管的栅极与漏极间，高频信号不会互相干扰，但直流偏压可正常提供。依照本专利技术的较佳实施例所述的自偏压式高频逻辑门，上述的自偏压式高频逻辑门，其操作在信号非常微弱的射频频段。本专利技术另外提出一种高频与非门，此逻辑门包括第一输入端、第二输入端与输出端，其主要构成包括第一电容器、第二电容器、第三电容器、第四电容器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一阻抗匹配网络、第二阻抗匹配网络、第三阻抗匹配网络以及第四阻抗匹配网络。其中，第一电容器的第一端耦接至第一输入端，用以隔离第一输入端信号的直流成分。第二电容器的第一端耦接至第二输入端，用以隔离该第二输入端信号的直流成分。第一晶体管的栅极耦接第一电容器第二端，第一晶体管的漏极耦接输出端。第二晶体管的栅极耦接第二电容器第二端，第二晶体管的漏极耦接输出端。第三电容器的第一端耦接第一晶体管的栅极。第四电容器的第一端耦接第二晶体管的栅极第三晶体管的栅极耦接第四电容器的第二端，第三晶体管的源极接地，第三晶体管的漏极耦接第一晶体管的源极。第四晶体管的栅极耦接第三电容器的第二端，第四晶体管的源极接地，第四晶体管的漏极耦接第二晶体管的源极。第五晶体管的源极耦接电压源，第五晶体管的栅极耦接第一电容器的第二端，第五晶体管的漏极耦接输出端。第六晶体管的源极耦接电压源，第六晶体管的栅极耦接第二电容器的第二端，第六晶体管的漏极耦接输出端。而第一阻抗匹配网络的第一端耦接至第一电容器的第二端，其第二端耦接至输出端，用以提供第一晶体管以及第五晶体管的操作电压。第二阻抗匹配网络的第一端耦接至第二电容器的第二端，其第二端耦接至输出端，用以提供该第二晶体管以及第六晶体管的操作电压。第三阻抗匹配网络的第一端耦接第三晶体管的漏极，其第二端耦接第三晶体管的栅极，用以提供第三晶体管的操作电压。第四阻抗匹配网络的第一端耦接第四晶体管的漏极，其第二端耦接第四晶体管的栅极，用以提供第四晶体管的操作电压。其功能为将高频的输入信号作与非布尔运算并输出。依照本专利技术的较佳实施例所述的高频与非门，上述的第一、第二、第三与第四晶体管为N型金属氧化物半导体场效应晶体管，第五、第六晶体管为P型金属氧化物半导体场效应晶体管。依照本专利技术的较佳实施例所述的高频与非门，上述的第一阻抗匹配网络以及第二阻抗匹配网络分别为一低通网络，用以使该晶体管的栅极与漏极间，高频信号不会互相干扰，但直流偏压可正常提供。本专利技术另外提出一种高频或非门，此逻辑门包括第一输入端、第二输入端与输出端，其主要构成包括第一电容器、第二电容器、第三电容器、第四电容器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一阻抗匹配网络、以及第二阻抗匹配网络、第三阻抗匹配网络以及第四阻抗匹配网络。其中，第一电容器的第一端耦接至第一输入端，用以隔离该第一输入端信号的直流成分。第二电容器的第一端耦接至第二输入端，用以隔离第二输入端信号的直流成分。第一晶体管的栅极耦接第一电容器第二端，第一晶体管的漏极耦接输出端。第二晶体管的栅极耦接第二电容器第二端，第二晶体管的漏极耦接输出端。第三电容器的第一端耦接第一晶体管的栅极。第四电容器的第一端耦接该第二晶体管的栅极。第三晶体管的栅极耦接第四电容器的第二端，第三晶体管的源极耦接电压源，第三晶体管的漏极耦接第一晶体管的源极。第四晶体管的栅极耦接第三电容器的第二端，第四晶体管的源极耦接电压源，第四晶体管的漏极耦接第二晶体管的源极。第五晶体管的源极接地，第五晶体管的栅极耦接第一电容器的第二端，第五晶体管的漏极耦接输出端。第六晶体管的源极接地，第六晶体管的栅极耦接第二电容器的第二端，第六晶体管的漏极耦接输出端。而第一阻抗匹配网络的第一端耦接至第一电容器的第二端，其第二端耦接至输出端，用以提供第一晶体管以及第五晶体管的操作电压。第二阻抗匹配网络的第一端耦接至第二电容器的第二端，其第二端耦接至输出端，用以提供第二晶体管以及第六晶体管的操作电压。第本文档来自技高网...
【技术保护点】
一种自偏压式高频逻辑门，包括至少一输入端以及一输出端，用以将高频的输入信号作布尔运算并输出，其特征为：其中的每一晶体管皆连接至一阻抗匹配网络，该阻抗匹配网络包括一第一端以及一第二端，该第一端耦接至该晶体管的栅极，该第二端耦接该晶体管的漏极，用以提供该晶体管的操作电压，当任一第一型晶体管与任一第二型晶体管的栅极相连接，且该第一型晶体管与该第二型晶体管的漏极相连接时，则该第一型晶体管与该第二型晶体管共享唯一的相同的该阻抗匹配网络。
【技术特征摘要】
【专利技术属性】
技术研发人员：钟元鸿，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。