接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法技术

本公开提供了一种三维存储器器件，该三维存储器器件包括位于承载衬底上方的绝缘层和导电层的交替堆叠。存储器堆叠结构竖直延伸穿过该交替堆叠。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。直通通孔结构竖直延伸穿过与该交替堆叠相邻的介电材料部分。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持该存储器管芯内的存储器单元的操作的外围电路。通过移除该承载衬底来物理地暴露这些竖直半导体沟道中的每个竖直半导体沟道的远侧端部。源极层直接形成在这些竖直半导体沟道中的每个竖直半导体沟道的该远侧端部上。形成背侧接合焊盘或接合线以电连接到该直通通孔结构。该直通通孔结构。该直通通孔结构。

【技术实现步骤摘要】
【国外来华专利技术】接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法
[0001]相关申请
[0002]本申请要求均于2020年3月25日提交的美国非临时申请第16/829,591号以及美国非临时申请第16/829,667号的优先权权益，这些申请的全部内容以引用方式并入本文。


[0003]本公开整体涉及半导体器件领域，并且具体地讲，涉及接合的三维存储器器件及其通过用源极层和接触结构替换承载衬底的制造方法。

技术介绍

[0004]包括每个单元具有一个位的三维竖直NAND串的三维半导体器件在T.Endoh等人的标题为“具有堆叠的围绕栅极晶体管(S
‑
SGT)结构化单元的新型超高密度存储器(Novel Ultra High Density Memory With A Stacked
‑
Surrounding Gate Transistor(S
‑
SGT)Structured Cell)”，IEDM Proc.(2001)33
‑
36的文章中公开。用于执行竖直NAND串中的存储器单元的写入、读取和擦除操作的支持电路通常由形成在与三维存储器器件相同的衬底上的互补金属氧化物半导体(CMOS)器件提供。

技术实现思路

[0005]根据本公开的一个方面，提供了一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯。所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；和源极层，所述源极层包含第一导电材料并且电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分。
[0006]根据本公开的另一个方面，提供了一种形成半导体结构的方法，所述方法包括：在承载衬底上形成存储器管芯，其中所述存储器管芯包括：存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过绝缘层和导电层的交替堆叠；介电材料部分，所述介电材料部分接触所述交替堆叠的侧壁；和直通通孔结构，所述直通通孔结构竖直延伸穿过所述介电材料部分，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；在移除所述承载衬底之后，物理地暴露所述竖直半导体沟道中的每个竖直半导体沟道的远侧端部和所述直通通孔结构的远侧端部；在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部的半导体材料上直接形成包含第一导电材料的源极层；以及在所述直通通孔结构和所述介电材料部分上直接形成包含与所述第一导电材料不同的第二导电材料的连接焊盘，其中所述连接焊盘与所述源极层电隔离。
[0007]根据本公开的又一个方面，提供了一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯。所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结
构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；源极层，所述源极层包含导电材料的第一部分并且电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分；直通通孔结构，所述直通通孔结构具有大于所述交替堆叠的竖直厚度的竖直范围并且竖直延伸穿过所述介电材料部分；和连接焊盘，所述连接焊盘包含所述导电材料的第二部分、接触所述直通通孔结构的远侧表面并且与所述源极层电隔离。
[0008]根据本公开的还一个方面，提供了一种形成半导体结构的方法，所述方法包括：在承载衬底上形成存储器管芯，其中所述存储器管芯包括：存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过绝缘层和导电层的交替堆叠；介电材料部分，所述介电材料部分接触所述交替堆叠的侧壁；和直通通孔结构，所述直通通孔结构竖直延伸穿过所述介电材料部分，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；在移除所述承载衬底之后，物理地暴露所述竖直半导体沟道中的每个竖直半导体沟道的远侧端部和所述直通通孔结构的远侧端部；直接在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部的材料上并且直接在所述直通通孔结构的所述远侧端部上同时沉积导电材料；以及将所述导电材料图案化成多个部分，其中包含所述导电材料的第一部分的源极层形成在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部上，并且包含所述导电材料的第二部分的连接焊盘形成在所述直通通孔结构上并且与所述源极层电隔离。
[0009]根据本公开的一个方面，提供了一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯。所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；源极层，所述源极层电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分；直通通孔结构，所述直通通孔结构具有大于所述交替堆叠的竖直厚度的竖直范围并且竖直延伸穿过所述介电材料部分；和背侧接合焊盘，所述背侧接合焊盘位于所述介电材料部分上方、电连接到所述直通通孔结构并且与所述源极层电隔离。
[0010]根据本公开的另一个方面，提供了一种形成半导体结构的方法，所述方法包括：在承载衬底上形成存储器管芯，其中所述存储器管芯包括：存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过绝缘层和导电层的交替堆叠；介电材料部分，所述介电材料部分接触所述交替堆叠的侧壁；和直通通孔结构，所述直通通孔结构竖直延伸穿过所述介电材料部分，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；在移除所述承载衬底之后，物理地暴露所述竖直半导体沟道中的每个竖直半导体沟道的远侧端部和所述直通通孔结构的远侧端部；在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部上形成源极层；以及在所述介电材料部分上方形成背侧接合焊盘，所述背侧接合焊盘电连接到所述直通通孔结构并且与所述源极层电隔离。
[0011]根据本公开的一个方面，一种三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构
中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；漏极区，所述漏极区位于所述竖直半导体沟道中的相应一个竖直半导体沟道的第一端部；源极层，该源极层具有第一表面和第二表面，其中第一表面位于竖直半导体沟道中的每个竖直半导体沟道的第二端部。竖直半导体沟道中的每个竖直半导体沟道的第一端部比竖直半导体沟道中的每个竖直半导体沟道的第二端部更靠近逻辑管芯。半导体晶圆不位于源极层的第二表面上方。
[0012]根据本公开的另一方面，提供了一种形成三维本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯，所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；源极层，所述源极层包含第一导电材料并且电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分；直通通孔结构，所述直通通孔结构具有大于所述交替堆叠的竖直厚度的竖直范围并且竖直延伸穿过所述介电材料部分；和连接焊盘，所述连接焊盘包含与所述第一导电材料不同的第二导电材料、接触所述直通通孔结构的远侧表面并且与所述源极层电隔离。2.根据权利要求1所述的半导体结构，其中：所述竖直半导体沟道包含具有第一导电类型的掺杂的半导体材料；并且所述源极层包含具有与所述第一导电类型相反的第二导电类型的掺杂的掺杂半导体材料。3.根据权利要求1所述的半导体结构，还包括源极帽盖区，所述源极帽盖区包括具有所述第二导电类型的掺杂的掺杂半导体材料部分并且直接位于所述竖直半导体沟道中的相应的竖直半导体沟道的端部部分上，其中所述源极层接触所述源极帽盖区中的每个源极帽盖区。4.根据权利要求1所述的半导体结构，其中所述第二导电材料包含金属材料。5.根据权利要求4所述的半导体结构，其中所述连接焊盘包括焊盘阻挡衬垫和焊盘金属部分，所述焊盘阻挡衬垫包含金属阻挡材料并且接触所述介电材料部分的远侧水平表面，所述焊盘金属部分包含所述金属材料并且接触所述焊盘阻挡衬垫。6.根据权利要求5所述的半导体结构，其中所述直通通孔结构包括金属阻挡层和金属填充材料部分，所述金属阻挡层与所述焊盘阻挡衬垫和所述介电材料部分的侧壁接触，所述金属填充材料部分通过所述金属阻挡层与所述连接焊盘和所述介电材料部分间隔开。7.根据权利要求6所述的半导体结构，其中所述金属阻挡层的远侧部分从所述介电材料部分与所述连接焊盘之间的水平界面突出并且进入所述连接焊盘，并且被所述连接焊盘横向包围。8.根据权利要求4所述的半导体结构，还包括背侧接合焊盘，所述背侧接合焊盘位于所述介电材料部分上方、接触所述连接焊盘的远侧表面并且与所述源极层电隔离。9.根据权利要求8所述的半导体结构，还包括至少一个背侧介电层，其中所述背侧接合焊盘位于所述至少一个背侧介电层的远侧表面上，其中所述背侧接合焊盘包括延伸穿过所述至少一个背侧介电层的通孔部分。10.根据权利要求4所述的半导体结构，还包括接合线，所述接合线接触所述连接焊盘的远侧表面并且与所述源极层电隔离。11.根据权利要求1所述的半导体结构，其中所述存储器膜的远侧表面位于包括所述源极层与所述交替堆叠之间的水平界面的水平平面内，或者所述存储器膜的所述远侧表面离
所述逻辑管芯与所述存储器管芯之间的所述界面比所述源极层与所述交替堆叠之间的所述界面离所述逻辑管芯与所述存储器管芯之间的所述界面更近。12.根据权利要求11所述的半导体结构，其中所述竖直半导体沟道的半导体材料与所述源极层之间的界面沿指向远离所述逻辑管芯与所述存储器管芯之间的所述界面的方向的竖直方向从包括所述源极层与所述交替堆叠之间的所述水平界面的所述水平平面突出。13.根据权利要求1所述的半导体结构，其中所述逻辑管芯包括外围电路，所述外围电路被配置为操作所述存储器堆叠结构中的存储器元件并且驱动所述导电层。14.一种形成半导体结构的方法，所述方法包括：在承载衬底上形成存储器管芯，其中所述存储器管芯包括：存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过绝缘层和导电层的交替堆叠；介电材料部分，所述介电材料部分接触所述交替堆叠的侧壁；和直通通孔结构，所述直通通孔结构竖直延伸穿过所述介电材料部分，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；在移除所述承载衬底之后，物理地暴露所述竖直半导体沟道中的每个竖直半导体沟道的远侧端部和所述直通通孔结构的远侧端部；在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部的半导体材料上直接形成包含第一导电材料的源极层；以及在所述直通通孔结构和所述介电材料部分上直接形成包含与所述第一导电材料不同的第二导电材料的连接焊盘，其中所述连接焊盘与所述源极层电隔离。15.根据权利要求14所述的方法，其中：所述竖直半导体沟道包含具有第一导电类型的掺杂的半导体材料；并且所述第一导电材料包含具有与所述第一导电类型相反的第二导电类型的掺杂的掺杂半导体材料。16.根据权利要求15所述的方法，其中：所述第二导电材料包含金属材料；并且所述方法包括移除覆盖在所述源极层上的所述金属材料的第一部分，而不从所述直通通孔结构上方移除所述金属材料的第二部分，其中所述连接焊盘包括所述金属材料的所述第二部分。17.根据权利要求15所述的方法，其中：所述第二导电材料包含金属材料；并且所述方法包括将所述金属材料图案化成覆盖在所述源极层上的所述金属材料的第一部分和位于所述直通通孔结构上方的所述金属材料的第二部分。18.根据权利要求14所述的方法，还包括：将所述第一导电材料图案化以形成第一导电材料层，所述第一导电材料层接触所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部的所述半导体材料；在所述第一导电材料层上方和所述直通通孔结构上方形成背侧隔离介电层；以及形成穿过所述背侧隔离介电层的开口，其中所述直通通孔结构的远侧表面被物理地暴露。19.根据权利要求18所述的方法，其中：
所述第二导电材料穿过所述背侧隔离介电层中的所述开口沉积在所述直通通孔结构的所述远侧表面上；并且所述方法包括将所述第二导电材料图案化，其中所述第二导电材料的接触所述直通通孔结构的剩余部分包括所述连接焊盘。20.根据权利要求14所述的方法，还包括：在所述源极层和所述连接焊盘上方形成至少一个背侧介电层；以及在所述至少一个背侧介电层的远侧表面上直接形成穿过所述至少一个背侧介电层的背侧接合焊盘。21.一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯，所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；源极层，所述源极层包含导电材料的第一部分...

【专利技术属性】
技术研发人员：翁照男，西田昭夫，J，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：