半导体器件和包括半导体器件的数据存储系统技术方案

一种半导体器件包括：堆叠结构，该堆叠结构包括交替堆叠在下结构上的层间绝缘层和栅极层；以及穿透堆叠结构的存储器竖直结构、分离结构和支撑竖直结构，其中栅极层包括下栅极层、上栅极层和中间栅极层，其中分离结构包括第一分离结构，其中支撑竖直结构包括穿透下栅极层、中间栅极层和上栅极层且与第一分离结构相邻的第一内支撑竖直结构，其中第一内支撑竖直结构的一部分在与上栅极层相同的水平上直接连接到第一分离结构，以及其中第一内支撑竖直结构的一部分在与下栅极层相同的水平上与第一分离结构间隔开。第一分离结构间隔开。第一分离结构间隔开。

【技术实现步骤摘要】
半导体器件和包括半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月24日在韩国知识产权局递交的韩国专利申请第10
‑
2020
‑
0183044的优先权，其全部公开内容通过引用合并于此。


[0003]本公开的示例实施例涉及一种半导体器件和包括半导体器件的数据存储系统。

技术介绍

[0004]用于在需要数据存储的电子系统中存储大容量数据的半导体器件已经是必需的。因此，已经研究了一种增加半导体器件的数据存储容量的方法。例如，作为用于增加半导体器件的数据存储容量的方法之一，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件。

技术实现思路

[0005]本公开的示例实施例提供一种可以提高集成密度和可靠性的半导体器件。
[0006]本公开的示例实施例提供一种包括半导体器件的数据存储系统。
[0007]根据本公开的示例实施例，一种半导体器件包括：堆叠结构，该堆叠结构包括沿竖直方向交替堆叠在下结构上的层间绝缘层和栅极层；存储器竖直结构，穿透堆叠结构；多个分离结构，穿透堆叠结构；以及多个支撑竖直结构，穿透所述堆叠结构，其中，栅极层包括：下栅极层；在下栅极层上的上栅极层；以及多个中间栅极层，所述多个中间栅极层在下栅极层和上栅极层之间沿竖直方向彼此间隔开，其中，多个分离结构包括第一分离结构，其中，多个支撑竖直结构包括穿透下栅极层、多个中间栅极层和上栅极层的第一内支撑竖直结构，第一内支撑竖直结构与第一分离结构相邻，其中，第一内支撑竖直结构的第一部分在与上栅极层相同的水平上直接连接到第一分离结构，以及其中，第一内支撑竖直结构的第二部分在与下栅极层相同的水平上与第一分离结构间隔开。
[0008]根据本公开的示例实施例，一种半导体器件包括堆叠结构，该堆叠结构包括沿竖直方向交替堆叠在下结构上的层间绝缘层和栅极层；多个分离结构，穿透堆叠结构；多个支撑竖直结构，穿透下结构上的阶梯区域中的堆叠结构；以及存储器竖直结构，穿透下结构上的存储单元阵列区域中的堆叠结构，其中，栅极层包括：下栅极层；在下栅极层上的上栅极层；以及多个中间栅极层，所述多个中间栅极层在下栅极层和上栅极层之间沿竖直方向彼此间隔开，其中，栅极层包括以阶梯形状布置在阶梯区域内的栅极焊盘，其中，多个分离结构包括第一分离结构，其中，多个支撑竖直结构包括设置在阶梯区域中的内支撑竖直结构和外支撑竖直结构，其中，内支撑竖直结构穿透下栅极层、多个中间栅极层和上栅极层，其中，内支撑竖直结构中的至少一个的侧表面包括在与栅极层相同的水平上与第一分离结构接触的上部，其中，外支撑竖直结构在与上栅极层间隔开的位置穿透下栅极层和多个中间栅极层，以及其中，外支撑竖直结构之一的整个侧表面与第一分离结构间隔开。
[0009]根据本公开的示例实施例，一种数据存储系统包括主衬底；在主衬底上的半导体器件；以及控制器，所述控制器电连接到主衬底上的半导体器件，其中，半导体器件包括：堆叠结构，该堆叠结构包括沿竖直方向交替堆叠在下结构上的层间绝缘层和栅极层；存储器竖直结构，穿透堆叠结构；多个分离结构，穿透堆叠结构；以及多个支撑竖直结构，穿透堆叠结构，其中，栅极层包括：下栅极层；在下栅极层上的上栅极层；以及多个中间栅极层，所述多个中间栅极层在下栅极层和上栅极层之间沿竖直方向彼此间隔开，其中，多个分离结构包括第一分离结构，其中，多个支撑竖直结构包括穿过下栅极层、多个中间栅极层和上栅极层的第一内支撑竖直结构，第一内支撑竖直结构与第一分离结构相邻，其中，第一内支撑竖直结构的第一部分在与上栅极层相同的水平上直接连接到第一分离结构，以及其中，第一内支撑竖直结构的第二部分在与下栅极层相同的水平上与第一分离结构间隔开。
附图说明
[0010]从以下结合附图的详细描述中，本公开的以上和其他方面、特征和优点将更加清楚地理解，其中，相同的附图标记始终表示相同的元件。在附图中：
[0011]图1A是示出了根据本公开的示例实施例的半导体器件的平面图；
[0012]图1B是示出了图1A所示的半导体器件的一部分的放大平面图；
[0013]图2A至图2E是示出了根据本公开的示例实施例的半导体器件的截面图；
[0014]图3A至图3D是示出了根据本公开的示例实施例的半导体器件的元件的一部分的平面图；
[0015]图4是示出了图2A中的部分“B”的放大截面图；
[0016]图5是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的放大截面图；
[0017]图6是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的放大截面图；
[0018]图7A是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的放大平面图；
[0019]图7B是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的截面图；
[0020]图8A是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的放大平面图；
[0021]图8B是示出了根据本公开的示例实施例的半导体器件的修改示例的截面图；
[0022]图9A是示出了根据本公开的示例实施例的半导体器件的一部分的修改示例的平面图；
[0023]图9B是示出了根据本公开的示例实施例的半导体器件的修改示例的截面图；
[0024]图10是示出了根据本公开的示例实施例的半导体器件的修改示例的截面图；
[0025]图11是示出了制造根据本公开的示例实施例的半导体器件的方法的过程的流程图；
[0026]图12是示出了包括根据本公开的示例实施例的半导体器件的数据存储系统的图；
[0027]图13是示出了包括根据本公开的示例实施例的半导体器件的数据存储系统的透
视图；以及
[0028]图14是示出了包括根据本公开的示例实施例的半导体器件的数据存储系统的截面图。
具体实施方式
[0029]在下文中，将参照附图描述本公开的实施例。
[0030]在下文中，除非另有说明，否则诸如“上”、“上部”、“上表面”、“下”、“下部”和“下表面”之类的术语可以基于附图由附图标记指示。例如，诸如“上部”、“中间部分”和“下部”之类的术语可以替换为诸如“第一”、“第二”和“第三”之类的其他术语，并且可以用于描述示例实施例的元件。可以使用诸如“第一”、“第二”、“第三”之类的术语来描述元件，但是元件不受这些术语的限制，并且也可以被称为“第一元件”、“第二元件”和“第三元件”。除非上下文另有说明，否则例如作为命名约定，这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。此外，在某些情况下，即使在说明书中没有使用“第一”、“第二”、“第三”等来描述术语，该术语在权利要求中仍然可以被称为“第一”、“第二”或“第三”，以便将要求保护的不同元件彼此区分开。
[0031]将参照图1A至图2E描述半导体器件的示例实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：堆叠结构，包括沿竖直方向交替堆叠在下结构上的层间绝缘层和栅极层；存储器竖直结构，穿过所述堆叠结构；多个分离结构，穿过所述堆叠结构；以及多个支撑竖直结构，穿过所述堆叠结构，其中，所述栅极层包括：下栅极层；在所述下栅极层上的上栅极层；以及多个中间栅极层，在所述下栅极层和所述上栅极层之间沿所述竖直方向彼此间隔开，其中，所述多个分离结构包括第一分离结构，其中，所述多个支撑竖直结构包括穿过所述下栅极层、所述多个中间栅极层和所述上栅极层的第一内支撑竖直结构，所述第一内支撑竖直结构与所述第一分离结构相邻，其中，所述第一内支撑竖直结构的第一部分在与所述上栅极层相同的水平上直接连接到所述第一分离结构，以及其中，所述第一内支撑竖直结构的第二部分在与所述下栅极层相同的水平上与所述第一分离结构间隔开。2.根据权利要求1所述的半导体器件，其中，所述多个中间栅极层包括第一中间栅极层，其中，所述第一内支撑竖直结构的第三部分在与所述第一中间栅极层相同的水平上与所述第一分离结构间隔开第一距离，以及其中，所述第一内支撑竖直结构的第二部分在与所述下栅极层相同的水平上与所述第一分离结构间隔开第二距离，所述第二距离大于所述第一距离。3.根据权利要求1所述的半导体器件，其中，所述多个支撑竖直结构还包括与所述第一分离结构相邻并与所述第一分离结构间隔开的第一外支撑竖直结构，其中，所述存储器竖直结构和所述第一外支撑竖直结构之间的距离大于所述存储器竖直结构和所述第一内支撑竖直结构之间的距离，以及其中，所述第一外支撑竖直结构穿过所述多个中间栅极层和所述下栅极层中的至少一个，并且与所述上栅极层间隔开。4.根据权利要求3所述的半导体器件，其中，所述多个中间栅极层包括第一中间栅极层，其中，所述第一外支撑竖直结构穿过所述第一中间栅极层和所述下栅极层，以及其中，穿过所述第一中间栅极层的所述第一外支撑竖直结构的一部分与所述第一分离结构之间的距离大于穿过所述第一中间栅极层的所述第一内支撑竖直结构的第四部分与所述第一分离结构之间的距离。5.根据权利要求1所述的半导体器件，其中，所述第一内支撑竖直结构的下端与和所述第一内支撑竖直结构相邻的所述第一分离结构的下端处于不同的水平处。6.根据权利要求1所述的半导体器件，其中，所述下结构包括衬底、在所述衬底上的外围电路、以及在所述外围电路上的图案结构，其中，所述堆叠结构设置在所述图案结构上，以及
其中，所述存储器竖直结构和所述第一内支撑竖直结构与所述图案结构接触。7.根据权利要求6所述的半导体器件，其中，所述存储器竖直结构包括：绝缘间隙填充层；沟道材料层，至少覆盖所述绝缘间隙填充层的侧表面；以及在所述沟道材料层的外侧表面上的数据存储结构，其中，所述图案结构包括第一图案层、在所述第一图案层上的第二图案层、以及在所述第二图案层上的第三图案层，其中，所述第二图案层穿透所述数据存储结构并与所述沟道材料层接触，其中，所述第一图案层和所述第三图案层与所述沟道材料层间隔开，以及其中，所述第一图案层、所述第二图案层和所述第三图案层包括硅层。8.根据权利要求6所述的半导体器件，其中，所述堆叠结构包括下堆叠结构和在所述下堆叠结构上的上堆叠结构，其中，所述下堆叠结构包括交替堆叠的第一层间绝缘层和第一栅极层，其中，所述上堆叠结构包括交替堆叠的第二层间绝缘层和第二栅极层，其中，所述第一层间绝缘层和所述第二层间绝缘层被配置为形成所述堆叠结构的所述层间绝缘层，其中，所述第一栅极层和所述第二栅极层被配置为形成所述堆叠结构的所述栅极层，以及其中，所述存储器竖直结构的侧表面包括位于所述第一栅极层中的最上面的栅极层与所述第二栅极层中的最下面的栅极层之间的弯曲部分。9.根据权利要求1所述的半导体器件，还包括：半导体衬底，在所述堆叠结构上；外围电路，包括外围设备和在所述半导体衬底与所述堆叠结构之间的上接合焊盘；以及下接合互连结构，包括在所述堆叠结构与所述外围电路之间的下接合焊盘，其中，所述上接合焊盘和所述下接合焊盘彼此接触并且彼此接合。10.根据权利要求1所述的半导体器件，其中，所述多个分离结构包括：第二分离结构，平行于所述第一分离结构；以及多个次分离结构，设置在所述第一分离结构和所述第二分离结构之间，其中，所述多个次分离结构包括内分离结构和外分离结构，其中，所述内分离结构穿透并接触所述下栅极层、所述多个中间栅极层和所述上栅极层，其中，所述外分离结构与所述上栅极层间隔开，并且穿透并接触所述多个中间栅极层和所述上栅极层，其中，所述多个次分离结构中的每一个具有沿第一水平方向延伸的条形状或线形状，其中，n个内分离结构沿垂直于所述第一水平方向的第二水平方向顺序设置在所述第一分离结构和所述第二分离结构之间，其中，m个外分离结构沿所述第二水平方向顺序布置在所述第一分离结构和所述第二分离结构之间，以及其中，n和m是不同的自然数。
11.根据权利要求10所述的半导体器件，其中，n大于m。12.根据权利要求10所述的半导体器件，其中，n是奇数，以及其中，m是偶...

【专利技术属性】
技术研发人员：李海旻，金锺秀，宋炫周，郑周嬿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：