芯片型滤波组件制造技术

本发明专利技术涉及一种芯片型滤波组件，于一端搭接系统线路、且于另一端接地，该芯片型滤波组件包含：本体，具有左右两端面，该本体包括：第一基材；第一导电层，按第一实心图样涂覆于第一基材上；中夹层，覆满于第一导电层上且连接于第一基材；第二导电层，按第二实心图样涂盖于该第二基材上，第二实心图样的数量相应于第一实心图样；以及第二基材，设置于第二导电层上；以及两端电极，分别设置于本体的左右两端面；该第一导电层与该第二导电层分别电连接于该两端电极、该第一导电层与该第二导电层互相绝缘、且该第一实心图样与该第二实心图样呈部分交迭，借此，于系统线路上形成针对来自无线通讯的特定频段呈最大衰减效应的滤波器。

【技术实现步骤摘要】

本专利技术涉及一种芯片型滤波组件，尤其是一种于特定频段呈最大衰减特性的芯片型滤波组件。
技术介绍
随着行动工作者趋势的出现，外观尺寸的轻薄短小、以及将无线通讯功能整合到信息数字线路产品的发展势成必然！通讯业者无不在芯片组单一化、减少耗电量以及芯片体积缩小等方向努力，以配合多媒体表现能力及通讯技术的整合。然而，当信息数字系统的功能被逐渐提高之际，附带数字信号的频宽相对升高；此外，产品微型化的整合设计，此更高频宽数字信号的谐波与不断推陈出新的无线通讯信号(GSM、CDMA、PCS、3G、WLAN等等)，将会于系统内部彼此干扰而产生信号失真的现象；因此，在系统线路设计上的信息数字线路，必须加入针对特定频率的信号衰减线路设计，避免收发无线通讯信号时，对该信息数字线路存在的信号互相干扰。以典型的无线通讯设备手机为例，当显示屏幕功能提高为彩色高分辨率显示屏，主系统与显示屏驱动机体线路之间的信号频宽大幅升高，而因为产品结构微型化设计的限制，天线、射频(RF)线路与上述信号线之间的最大距离在设计上有非常严苛的限制，终致造成射频线路与显示屏驱动机体线路之间的彼此干扰，产生收信或显示不良，因此必须在画面显示信号上设计针对RF特定频段或频率的衰减线路，以解决这种彼此干扰的问题。一般最常见的具特定频率衰减特性滤波线路的设计技术，如图1与图1A所示，其表示个别使用电感10a与电容11a构成LC滤波线路(低通滤波)，可针对RF线路特定频率或频段的信号或谐波加以滤除；然而，图1所示的线路设计需同时运用电容与电感，因其均为具有电容值或电感/阻抗值的元件，以电容或电感两种特性的匹配设计达到滤除特定频率或频段的功能；因为一般信息数字线路信号线的数量相当多，以一条信息数字信号线即搭配一个电感与一个电容的设计方式极耗占空间，显然无法符合短小轻薄的应用趋势，即使是利用微型化尺寸的芯片型阵列型(Array Type)组件，对于必须微型化设计的系统仍然会产生应用空间的问题。另一常见做法则是如图2至图2B所示，使用具有特殊结构，如T型滤波功能的芯片型整合组件(组件本身具有L-C-L结构，结合两电感元件10b、10’b与一电容元件11b的低通滤波器，参考图2A)，来达到RF线路特定频率或频段的信号或谐波加以滤除的功能；如图2B所示的组件结构示意图，该T型滤波功能的芯片型整合组件包括第一基材2b、于该第一基材2b上一侧排列设置的多个第一电感元件10b与第二电感元件10’b、覆盖住该第一电感元件10b与该第二电感元组件10’b的介电层3b、布设于该介电层3b上的十字型导电层4b、以及覆设于该十字型导电层4b上的第二基材(未图示)，以形成一具有特殊结构的滤波功能的整合型组件。其中，该第一电感元件10b与该第二电感元件10’b制作成平面螺旋状；该第一电感元件10b设置于该第一基材2b上的一侧；该多个第二电感元件10’b设置于该第一基材2b上的另一侧、且通过多个排线一对一电连接于所述多个第一电感元件10b，形成每一第一电感元件10b与第二电感元件10’b呈串联状态；该十字型导电层4b的设置，在呈串联状态的该第一电感元件10b与第二电感元件10’b之间还形成一电容元件11b，且通过该十字型导电层4b向组件外部延伸与外界或电路板(未图标)呈导通状态，让该特定频率的信号接地，达到该特定频率信号被过滤的功能。如图2B所示的该T型滤波功能的芯片型整合组件，通过功能整合结构的芯片型阵列化以及组件尺寸的微型化，可以有效解决微型化设计系统必须面对的应用空间问题，但是对于微型化芯片型组件本身，在制作时易受限于制作精度难以提高(如平面螺旋状的电感设置时需要精细的螺旋线)、空间不足(如螺旋数目决定电感值，但螺旋数目却因涂布空间不足而有数量限制，进一步限缩了设计范围)等问题，以致无法与需求规格配合，增加设计上的复杂度以及制备工艺的难度。
技术实现思路
本专利技术的主要目的在于提供一种芯片型滤波组件，可达到针对特定频段设计具有最大衰减特性的滤波要求，并以最简化结构的芯片型组件即可符合应用。本专利技术的次一目的在于提供一种芯片型滤波组件，应用现有制作工艺与设备即可制作，无须额外增设精度要求更高的设备或生产线，节省制作成本与提高量产效率。本专利技术的又一目的在于提供一种芯片型滤波组件，可小型化与阵列化设计与生产，可解决实际应用系统使用空间的问题。为了达到上述目的，本专利技术提供一种于一端搭接系统线路、且于另一端接地的芯片型滤波组件。该芯片型滤波组件包含具有左右两端面的本体、以及分别设置于该本体的所述左右两端面的两端电极。其中，该本体包括第一基材、按第一实心图样涂覆于该第一基材上的第一导电层、覆满于该第一导电层上且连接于该第一基材的中夹层、按第二实心图样涂盖于该中夹层上的第二导电层、以及设置于该第二导电层上的第二基材；该第一导电层与该第二导电层分别电连接于所述两端电极，该第一导电层与该第二导电层呈互相绝缘、该第一实心图样与第二实心图样呈部分交迭；借此，于该系统线路上形成至少一个针对来自该无线通讯的特定频段呈最大衰减效应的滤波器。根据本专利技术的芯片型滤波组件，其中所能呈最大衰减效应的该特定频段是由该中夹层所具备的介电常数、该中夹层的厚度、该第一实心图样与该第二实心图样的交迭面积、该交迭面积的形状、或该芯片型滤波组件的质量因子所决定。根据本专利技术的芯片型滤波组件，其中该第一基材、第二基材是由绝缘材料所制成。根据本专利技术的芯片型滤波组件，其中该第一基材是由陶瓷材料所制成，该第二基材是由高分子绝缘材料所制成。根据本专利技术的芯片型滤波组件，其中该中夹层为介电材料所制成。根据本专利技术的芯片型滤波组件，其中该第一基材、该第二基材与该中夹层为介电材料或半导体材料所制成。根据本专利技术的芯片型滤波组件，其中该本体进一步包括至少一层迭体，该层迭体包括中夹层以及覆设于该中夹层上的导电层；该层迭体堆叠于该本体中的该第二导电层与该第二基材之间，该层迭体的导电层与该第二、第一导电层形成依序交错的设置。根据本专利技术的芯片型滤波组件，其中该特定频段包括由约700MHz至约1100MHz为主且具有一预定衰减强度的频宽。根据本专利技术的芯片型滤波组件，其中该特定频段具有以700MHz、800MHz、900MHz、1000MHz、或1100MHz为中心衰减、且其衰减强度为约20dB的预定频段。根据本专利技术的芯片型滤波组件，其中该特定频段包括由约1500MHz至约2200MHz为主、且具有一预定衰减强度的频宽。根据本专利技术的芯片型滤波组件，其中该特定频段具有以1500MHz、1600MHz、1700MHz、1800MHz、1900MHz、2000MHz、2100MHz、或2200MHz为中心衰减、且其衰减强度为约20dB的预定频段。根据本专利技术的芯片型滤波组件，其中该特定频段包括由约2.2GHz至约2.6GHz为主、且具有一预定衰减强度的频宽。根据本专利技术的芯片型滤波组件，其中该特定频段具有以2.2GHz、2.3GHz、2.4GHz、2.5GHz、或2.6GHz为中心衰减、且其衰减强度为约20dB的预定频段。该芯片型滤波组件利用按预定实心图样涂覆且互相交迭的两导电层、以及设置于该两导电层之间可呈不同介电系数的中夹层，使兼具低成本与高效能制作该芯片型滤波组件，并在该本文档来自技高网...

【技术保护点】
一种芯片型滤波组件，于一端搭接系统线路、且于另一端接地，该系统线路与无线通讯搭配应用；其特征在于该芯片型滤波组件包含：本体，具有左右两端面，该本体包括：第一基材；第一导电层，按至少一第一实心图样涂覆于该第一基材上；　 　中夹层，覆满于该第一导电层上且连接于该第一基材；第二导电层，按至少一第二实心图样涂盖于该第二基材之上，其中，该第二实心图样的数量相应于该第一实心图样；以及第二基材，设置于该第二导电层之上；以及两端电极，分别设置 于该本体的所述左右两端面；其中，该第一导电层与该第二导电层分别电连接于该两端电极、该第一导电层与该第二导电层互相绝缘、且该第一实心图样与该第二实心图样呈部分交迭；借此，于该系统线路上形成至少一个针对来自该无线通讯的特定频段呈 最大衰减效应的滤波器。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐康能，
申请(专利权)人：佳邦科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]