具有可变形的栅极的MOS晶体管及其制造方法技术

一种具有形成在半导体衬底中的可变形栅极的ＭＯＳ晶体管，包括由沟道区隔开的源区和漏区，该沟道区沿从源极到漏极的第一方向延伸，并沿与该第一方向垂直的第二方向延伸，以及至少设置在于沟道区每一侧的衬底上设置的支承点之间、沿第二方向延伸的沟道区上方的导电栅极梁，使得该沟道区的表面是空的，并且具有类似于当所述梁处于朝向沟道区的最大弯折时的栅极梁形状的形状。

【技术实现步骤摘要】

本专利技术涉及具有可变形栅极的MOS晶体管。这样的晶体管尤其可以用作压力传感器、加速度传感器，或者用作谐振器。
技术介绍
图1是已知的具有可变形的栅极的MOS晶体管。在2003年9月25日公布的、Ecole Polytechnique Fédérale de Lausanne的名称为“PROCESS FOR MANUFACTURING MEMs”的专利WO3/078299中描述了这种类型的晶体管。所述晶体管被形成在半导体衬底1中的上方。栅极梁(gate beam)2在其每一端被支承在于衬底1上设置的立柱3和4上。在衬底1中形成的源/漏区5和6被设置在梁2的每一侧上。位于梁2下面的衬底部分包括沟道区7。图2和3是图1中沿栅极梁2的纵轴的截面图。在静止状态中，如图2所示，梁2是水平的。该梁可以在机械、静电或电磁力的作用下变形。当梁变形时，它形成“弧形”的曲线，如图3所示。栅极梁2的中间部分接近沟道区7，同时梁的端部远离沟道区。该梁包括可以被设定成确定的电压并形成MOS晶体管的栅极的导电层，该MOS晶体管具有作为源和漏的区域5和6，以及作为沟道区的区域7。当梁为水平时，栅极-衬底电容小。则晶体管表现出高阈值电压。梁变形得越多并且越接近衬底，则晶体管阈值电压减小得越多。因此，对于给定的栅极偏置和源/漏区偏置，梁2变形越多，则流经晶体管的电流越高。因此，栅极梁的运动解释成流经晶体管的电流变化。然而，流经沟道区7的电流在其整个区域上不是均匀的。由于在弯折状态中的梁2与沟道区7之间的距离在沟道区的中间部分小于接近立柱3和4的该区域外部，因此电流密度在沟道的中间最大，在接近立柱处最小。因此，流经晶体管的电流的主要部分流经沟道的中间部分。侧边部分在检测梁变形中起着最小的作用。
技术实现思路
本专利技术的目的是提供一种具有可变形的栅极的MOS晶体管，使得可以更精细地检测其栅极的运动。本专利技术的另一个目的是提供一种用于制造具有可变形的栅极的MOS晶体管的方法。为了实现这些目的，本专利技术提供一种具有形成在半导体衬底中的可变形栅极的MOS晶体管，包括由沟道区隔开的源区和漏区，该沟道区沿从源极到漏极的第一方向延伸，并沿与该第一方向垂直的第二方向延伸，以及至少设置在于沟道区每一侧的衬底上设置的支承点之间、沿第二方向延伸的沟道区上方的导电栅极梁，其中该沟道区的表面是空的，并且具有类似于当所述梁处于朝向沟道区的最大弯折时的栅极梁形状的形状。根据上述晶体管的一种变化，所述晶体管还包括覆盖沟道区的栅氧化层。根据上述晶体管的一种变化，所述梁由掺杂的多晶硅制成。根据上述晶体管的一种变化，所述梁是金属、钛和氮化硅三层。根据上述晶体管的一种变化，所述源区和漏区具有与沟道区的形状相同的曲线形状。本专利技术也提供了一种振荡电路，包括如上所述的具有可变形栅极的晶体管，该晶体管传导被提供给放大器的电流，该放大器输出对应于经由电容器被连接到晶体管栅极梁的电路输出，该栅极梁被连接到偏置电压。本专利技术还提供了一种制造具有可变形的栅极的晶体管的方法，包括以下步骤通过在衬底中注入而形成由沟道区隔开的源区和漏区，在衬底上沉积保护层；至少在沟道区上方的保护层中形成开口；对上述获得的结构执行化学机械抛光，使得该抛光的蚀刻方法对衬底比对保护层蚀刻得更多，从而在所述开口下的衬底中形成凹槽；去除保护层；在衬底上形成栅氧化层；在所述凹槽中形成第一牺牲部分；沉积并蚀刻牺牲层，从而第二牺牲部分覆盖第一牺牲部分；形成在第二牺牲部分上方取向并支承在凹槽的每一侧上的栅氧化层上的导电栅极梁；去除第一和第二牺牲部分。本专利技术的前述目的、特征和优点将在以下结合附图对特定实施方式的非限制性描述中进行详细讨论。附图说明图1是前述具有可变形的栅极的MOS晶体管的透视图；图2和3是图1所示的晶体管处于两种不同状态的截面图；图4是根据本专利技术的具有可变形的栅极的MOS晶体管的透视图；图5是图4所示的晶体管的截面图；图6和7是图4所示的晶体管处于两种不同状态中的截面图；图8表示使用根据本专利技术的具有可变形的栅极的MOS晶体管的振荡电路；以及图9A至9D是用于制造根据本专利技术的具有可变形的栅极的晶体管的方法的连续步骤结束后获得的结构的截面图。具体实施例方式为了清楚起见，在不同的图中采用相同的参考数字标识相同的元件，并且，正如通常表示集成电路的情形那样，图1、2、3、4、5、6、7、和9A至9D没有按比例绘制。图4是根据本专利技术的具有可变形的栅极的MOS晶体管的透视图。该晶体管被形成在半导体衬底10中。在衬底10中形成由沟道区13隔开的两个源/漏区11和12。薄硅氧层14覆盖衬底10，部分示出。沟道区13和源/漏区11和12的表面是曲线形状的并形成凹槽。栅极梁16被设置在沟道区13上方，并且在凹槽边缘上的沟道每一侧支承在衬底10上，如虚线所示。根据本专利技术的一方面，由沟道区的表面形成的凹槽的深度从凹槽的边缘向底部连续增加，或者换句话说，从沟道区的端部向中间部分连续增加。在下文的描述中，将非常规地考虑沟道区的宽度对应于隔开源/漏区的距离，在沟道区和源/漏区之间与接触的表面平行测量沟道区的长度。类似地，梁的长度被取作平行于沟道区的长度，与沟道区的宽度平行测量梁的宽度。应当注意，梁的宽度可以与沟道区的宽度相同或更大。并且，在图4中所示的晶体管实例中，源/漏区11和12具有与沟道区13的形状相同的形状。然而，应当注意源/漏区11和12可以具有不同的形状。仅仅沟道区13的表面应当在凹槽中形成曲线形状。作为非限制的实例，图4中所示形成晶体管的元件的几何特征如下沟道区，长度5-50μm宽度1-20μm栅极梁，长度5-60μm宽度1-30μm梁和沟道区之间的最大间隔从100nm至1μm。图5是图4中所示的晶体管沿着与栅极梁16的纵向轴垂直的平面并基本上在其中间的截面图。栅极梁16和沟道区13之间的间隔可能随施加在栅极梁16上的力而变化。图6和7是图4中所示的晶体管沿着栅极梁16的纵向轴的截面图。当没有力施加在栅极梁16上时，该梁是水平的，如图6所示。当在梁16上施加力时，所述梁变形并接近沟道区13。在图7所示的实例中梁的变形是明显的。沟道区13表面的凹槽形状基本上对应于当梁16的弯折为最大值时的形状。由于沟道区的这种曲线形状，栅极梁16和沟道区13之间的间隔在沟道区13的中间部分和侧边部分之间变化很小。因此，沿着沟道区的整个长度电流基本上是相等的。这增加了晶体管的灵敏度。根据本专利技术的具有可变形的栅极的MOS晶体管的优点是它更精细地检测其栅极的运动。根据本专利技术的具有可变形的栅极的MOS晶体管可以被用于各种应用中。这样的晶体管可以被用于诸如加速计的器件，或形成诸如振荡电路的电路中的元件，如下文要描述的那样。图8表示包括根据本专利技术的具有可变形的栅极的晶体管的振荡电路。该电路由放大器20、根据本专利技术的具有可变形栅极的晶体管21、线圈L以及电容器C组成。放大器20的输出形成振荡电路的输出S，经由电容器C被连接到晶体管21的栅极梁上。线圈L被放置在偏置电压Vpol和晶体管21的栅极梁之间。流经晶体管21的电流i被提供到放大器20的输入上。在NMOS类型的这种实例中，晶体管的源极和其衬底被接地，其漏极被连接到放大器20的输入上。衬底和晶体管的栅极梁之间的本文档来自技高网...

【技术保护点】
一种具有形成在半导体衬底（１０）中的可变形栅极的ＭＯＳ晶体管，包括由沟道区（１３）隔开的源区和漏区（１１、１２），该沟道区沿从源极到漏极的第一方向延伸，并沿与该第一方向垂直的第二方向延伸，以及至少设置在于沟道区每一侧的衬底上设置的支承点之间、沿第二方向延伸的沟道区上方的导电栅极梁（１６），其中该沟道区的表面是空的，并且具有类似于当所述梁处于朝向沟道区的最大弯折时的栅极梁形状的形状。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：帕司考安希，尼古拉斯艾博勒，法布瑞司卡赛特，
申请(专利权)人：ST微电子公司，
类型：发明
国别省市：FR[法国]