半导体存储器装置制造方法及图纸

公开了一种半导体存储器装置。所述半导体存储器装置包括：基底，包括单元区域和限定在单元区域周围的外围区域，单元区域包括由元件分离膜限定的有源区；存储垫，连接到单元区域的有源区；外围栅极结构，设置在外围区域的基底上；外围接触插塞，设置在外围栅极结构的两侧上并且连接到基底；第一层间绝缘膜，设置在存储垫和外围接触插塞上，并且包括基于氮化物的绝缘材料；以及信息存储单元，连接到存储垫，其中，位于存储垫的上表面上的第一层间绝缘膜的厚度小于位于外围接触插塞的上表面上的第一层间绝缘膜的厚度。一层间绝缘膜的厚度。一层间绝缘膜的厚度。

【技术实现步骤摘要】
半导体存储器装置


[0001]一些示例实施例涉及一种半导体存储器装置以及/或者一种用于制造半导体存储器装置的方法，更具体地，涉及设置有彼此交叉的多条布线和掩埋接触件的半导体存储器装置以及/或者用于制造该半导体存储器装置的方法。

技术介绍

[0002]随着半导体元件越来越高度集成，各个电路图案变得更精细，以在相同区域中实现更多的半导体元件。例如，随着半导体元件的集成度增大，半导体元件的组件的设计规则减少并且/或者变得更加复杂。
[0003]在高度缩放的半导体元件中，形成多条布线以及置于多条布线之间的多个掩埋接触件(BC)的工艺变得越来越复杂并且/或者困难。

技术实现思路

[0004]一些示例实施例提供了能够改善可靠性和性能的半导体存储器装置。
[0005]可选地或另外地，一些示例实施例也提供了一种用于制造能够改善可靠性和性能的半导体存储器装置的方法。
[0006]然而，一些示例实施例的方面不限于在此阐述的方面。通过参照下面给出的示例实施例的详细描述，一些示例实施例的方面和其他方面将对于示例实施例所属领域的普通技术人员而言将变得更加明显。
[0007]根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：基底，包括单元区域和在单元区域周围的外围区域，单元区域包括由元件分离膜限定的有源区；存储垫，连接到单元区域的有源区；外围栅极结构，位于外围区域的基底上；外围接触插塞，位于外围栅极结构的两侧上并且连接到基底；第一层间绝缘膜，位于存储垫上以及位于外围接触插塞上，并且包括基于氮化物的绝缘材料；以及信息存储电路，连接到存储垫。位于存储垫的上表面上的第一层间绝缘膜的厚度小于位于外围接触插塞的上表面上的第一层间绝缘膜的厚度。
[0008]根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：基底，包括单元区域和在单元区域周围的外围区域，单元区域包括由元件分离膜限定的有源区；单元分离膜，限定基底中的单元区域；存储垫，连接到单元区域的有源区；外围栅极结构，位于外围区域的基底上；外围接触插塞，位于外围栅极结构的两侧上并且连接到基底，外围接触插塞的上表面与存储垫的上表面位于同一平面上；第一层间绝缘膜，位于存储垫上以及位于外围接触插塞上，并且包括基于氮化物的绝缘材料；以及电容器，包括连接到存储垫的下电极、位于下电极上的电容器介电膜以及位于电容器介电膜上的板上电极。第一层间绝缘膜的上表面包括在单元分离膜上的台阶结构。
[0009]根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：基底，包括单元区域和在单元区域周围的外围区域，单元区域包括由元件分离膜限定的有源区；单元
分离膜，限定基底的单元区域；位线结构，包括单元导线和位于单元导线上的单元线盖膜，位线结构位于单元区域的基底上；单元栅电极，设置在单元区域的基底内部并且与单元导线交叉；存储垫，位于位线结构的侧表面上并且连接到单元区域的有源区；外围栅极结构，位于外围区域的基底上；外围接触插塞，位于外围栅极结构的两侧上并且连接到基底；电容器，包括连接到存储垫的下电极、位于下电极上的电容器介电膜以及位于电容器介电膜上的板上电极；下层间绝缘膜，位于外围接触插塞上并且包括基于氮化物的绝缘材料，下层间绝缘膜的末端被板上电极覆盖；以及上层间绝缘膜，位于下层间绝缘膜上并且覆盖板上电极的侧壁。下层间绝缘膜不位于存储垫的上表面上。
[0010]根据一些示例实施例，提供了一种用于制造半导体存储器装置的方法，所述方法包括：提供包括单元区域和在单元区域周围的外围区域的基底；在单元区域的基底中形成单元栅电极；形成包括单元导线和位于单元导线上的单元线盖膜的位线结构，位线结构位于单元区域的基底上；形成包括外围栅极导电膜和位于外围栅极导电膜上的外围盖膜的外围栅极结构，外围栅极结构位于外围区域的基底上；在位线结构的侧表面上形成存储垫；在外围栅极结构的两侧上外围接触插塞，外围接触插塞与存储垫同时形成；形成覆盖外围接触插塞的上表面和存储垫的上表面的预下层间绝缘膜；去除预下层间绝缘膜的一部分，以形成暴露存储垫的上表面的下层间绝缘膜，下层间绝缘膜覆盖外围接触插塞的上表面；形成覆盖单元区域和外围区域的蚀刻停止膜，蚀刻停止膜位于下层间绝缘膜上；以及形成穿透蚀刻停止膜并且连接到存储垫的下电极。
附图说明
[0011]通过参照附图详细描述其一些示例实施例，一些示例实施例的以上和其他方面和特征将变得更加明显，在附图中：
[0012]图1是根据一些示例实施例的半导体存储器装置的示意性布局图；
[0013]图2是图1的区域R1的示意性布局图；
[0014]图3是图1的区域R2的示意性布局图；
[0015]图4A和图4B是沿着图1的线A
‑
A截取的示例剖视图；
[0016]图5是沿着图3的线B
‑
B截取的剖视图；
[0017]图6是沿着图3的线C
‑
C截取的剖视图；
[0018]图7和图8是用于解释根据一些示例实施例的半导体存储器装置的图；
[0019]图9是用于解释根据一些示例实施例的半导体存储器装置的图；
[0020]图10是用于解释根据一些示例实施例的半导体存储器装置的图；
[0021]图11是用于解释根据一些示例实施例的半导体存储器装置的图；
[0022]图12是用于解释根据一些示例实施例的半导体存储器装置的图；
[0023]图13是用于解释根据一些示例实施例的半导体存储器装置的图；
[0024]图14是用于解释根据一些示例实施例的半导体存储器装置的图；
[0025]图15是用于解释根据一些示例实施例的半导体存储器装置的图；
[0026]图16和图17是用于解释根据一些示例实施例的半导体存储器装置的图；
[0027]图18是用于解释根据一些示例实施例的半导体存储器装置的图；
[0028]图19是用于解释根据一些示例实施例的半导体存储器装置的布局图；
[0029]图20是用于解释根据一些示例实施例的半导体存储器装置的透视图；
[0030]图21是沿着图19的线D
‑
D和线E
‑
E截取的剖视图；
[0031]图22是用于解释根据一些示例实施例的半导体存储器装置的布局图；
[0032]图23是用于解释根据一些示例实施例的半导体存储器装置的透视图；以及
[0033]图24A至图27B是用于解释根据一些示例实施例的用于制造半导体存储器装置的方法的中间阶段图。
具体实施方式
[0034]图1是根据一些示例实施例的半导体存储器装置的示意性布局图。图2是图1的区域R1的示意性布局图。图3是图1的区域R2的示意性布局图。图4A和图4B是沿着图1的线A
‑
A截取的示例剖视图。图5是沿着图3的线B
‑
B截取的剖视图。图6是沿着图3的线C
‑
C截取的剖视本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：基底，包括单元区域和在单元区域周围的外围区域，单元区域包括由元件分离膜限定的有源区；存储垫，连接到单元区域的有源区；外围栅极结构，位于外围区域的基底上；外围接触插塞，位于外围栅极结构的两侧上并且连接到基底；第一层间绝缘膜，位于存储垫上以及位于外围接触插塞上，并且包括基于氮化物的绝缘材料；以及信息存储电路，连接到存储垫，其中，位于存储垫的上表面上的第一层间绝缘膜的厚度小于位于外围接触插塞的上表面上的第一层间绝缘膜的厚度。2.根据权利要求1所述的半导体存储器装置，其中，第一层间绝缘膜包括下层间绝缘膜和位于下层间绝缘膜上的上层间绝缘膜，并且下层间绝缘膜位于外围接触插塞的上表面上，并且不位于存储垫的上表面上。3.根据权利要求2所述的半导体存储器装置，其中，第一层间绝缘膜还包括嵌入层间绝缘膜，下层间绝缘膜位于嵌入层间绝缘膜上，并且嵌入层间绝缘膜不位于存储垫的上表面上。4.根据权利要求2所述的半导体存储器装置，其中，上层间绝缘膜位于存储垫的上表面和外围接触插塞的上表面上。5.根据权利要求1所述的半导体存储器装置，其中，信息存储电路包括连接到存储垫的下电极、位于下电极上的电容器介电膜以及位于电容器介电膜上的板上电极。6.根据权利要求5所述的半导体存储器装置，所述半导体存储器装置还包括：第二层间绝缘膜，设置在第一层间绝缘膜上并且覆盖板上电极的侧壁，其中，第二层间绝缘膜直接接触第一层间绝缘膜。7.根据权利要求5所述的半导体存储器装置，所述半导体存储器装置还包括：第二层间绝缘膜，位于第一层间绝缘膜上并且覆盖板上电极的侧壁，其中，电容器介电膜沿着第一层间绝缘膜与第二层间绝缘膜之间的边界延伸。8.根据权利要求5所述的半导体存储器装置，其中，第一层间绝缘膜包括下层间绝缘膜和位于下层间绝缘膜上的上层间绝缘膜，下层间绝缘膜位于外围接触插塞的上表面上，并且不位于存储垫的上表面上，并且下层间绝缘膜包括与板上电极竖直叠置的第一部分和不与板上电极竖直叠置的第二部分。9.根据权利要求8所述的半导体存储器装置，其中，下层间绝缘膜的第一部分的厚度大于下层间绝缘膜的第二部分的厚度。10.根据权利要求1所述的半导体存储器装置，其中，外围接触插塞的上表面与存储垫的上表面位于同一平面上。11.一种半导体存储器装置，所述半导体存储器装置包括：基底，包括单元区域和在单元区域周围的外围区域，单元区域包括由元件分离膜限定
的有源区；单元分离膜，限定基底中的单元区域；存储垫，连接到单元区域的有源区；外围栅极结构，位于外围区域的基底上；外围接触插...

【专利技术属性】
技术研发人员：张贤禹，申树浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：