芯片与相关的芯片系统技术方案

本发明专利技术披露了一种芯片与相关的芯片系统，该芯片系统包含有第一芯片、第一DRAM、第二芯片以及第二DRAM，其中该第一芯片包含了第一DRAM控制器以及第一串行传输接口，该第一DRAM耦接于该第一DRAM控制器，该第二芯片包含了第二DRAM控制器以及第二串行传输接口，该第二串行传输接口耦接于该第一串行传输接口，且该第二DRAM耦接于该第二DRAM控制器。当该第一芯片欲暂存第一数据与第二数据时，该第一芯片通过该第一DRAM控制器将该第一数据储存至该第一DRAM，并将该第二数据通过该第一串行传输接口传送至该第二芯片；以及该第二芯片通过该第二DRAM控制器将该第二数据储存至该第二DRAM。DRAM控制器将该第二数据储存至该第二DRAM。DRAM控制器将该第二数据储存至该第二DRAM。

【技术实现步骤摘要】
Component Interconnect Express，PCIe)接口116)以及一存储器118；芯片120包含了一核心电路122、一DRAM控制器124、两个PCIe接口126、127、以及一存储器128；芯片130包含了一核心电路132、一DRAM控制器134、一PCIe接口136、以及一存储器138。在本实施例中，芯片110、120、130可以是任何可以包含DRAM控制器的芯片，例如中央处理器、图形处理器、或其他任何具有特定或一般功能性的芯片。此外，应注意的是，在其他的实施例中，串行传输接口不限定使用PCIe接口，可以是任何可提供等效频宽的传输接口。
[0009]在本实施例中，芯片110仅包含了单一个DRAM控制器114，亦即芯片110本身仅包含了一组DDR接口电路，且芯片110仅能够直接存取DRAM 141，而无法直接存取其他的DRAM，但本专利技术并不以此为限。此外，芯片120仅包含了单一个DRAM控制器124、且芯片130亦仅包含了单一个DRAM控制器134，但本专利技术并不以此为限。
[0010]在图1所示的实施例中，由于芯片110仅包含了单一个DRAM控制器114，而仅能直接存取DRAM 141，因此，为了避免芯片110的功能及应用被DRAM控制器114与DRAM 141的带宽所限制，本实施例中芯片110可以将图示仅能由芯片120、130来直接存取的DRAM 142、143视为本身的虚拟存储器，亦即芯片110可以通过芯片120、130来存取DRAM 142、143来扩充本身的带宽。
[0011]具体来说，当芯片110需要将三笔数据写入至DRAM时，核心电路112可以直接将第一笔数据通过DRAM控制器114写入至DRAM 141；此外，芯片110另外将第二、三笔数据通过PCIe接口116传送至芯片120，而芯片120的核心电路122在通过PCIe接口127接收到来自芯片110的第二、三笔数据后，核心电路122可以直接将第二笔数据通过DRAM控制器124写入至DRAM 142，并将第三笔数据通过PCIe接口126传送至芯片130；芯片130的核心电路132在通过PCIe接口136接收到来自芯片120的第三笔数据后，核心电路132可以直接将第三笔数据通过DRAM控制器134写入至DRAM 143。如上所述，通过使用PCIe接口116来将部分数据传送至芯片120、130，并将这些数据写入到分别对应至芯片120、130的DRAM 142、143，可以有效增加芯片110的储存空间与带宽。
[0012]在本实施例中，芯片110可以通过地址延伸(address extend)或地址映射(address mapping)的方式来将芯片110本身的数据写入至分别对应至芯片120、130的DRAM 142、143。举例来说，假设上述芯片110的第一、二、三笔数据分别具有地址(逻辑地址)LBA1、LBA2、LBA3，则核心电路112可以在存储器118建立一查找表，其中该查找表可以记录了具有地址LBA1的第一笔数据储存在DRAM 141，而分别具有地址LBA2、LBA3的第二、三笔数据则储存在其他的芯片；芯片120的核心电路122则也在存储器128建立一查找表，其中该查找表可以记录了具有地址LBA2的第二笔数据储存在DRAM 142，而具有地址LBA3的第三笔数据则储存在芯片130。
[0013]当芯片110需要存取先前分别写入至DRAM 141、142、143的第一、二、三笔数据时，首先，核心电路112会先参考存储器118所储存的查找表，以判断出第一笔数据系储存在本身可直接存取的DRAM 141，而第二、三笔数据则储存在其他芯片中。此时，核心电路112将第一笔数据的地址LBA1传送至DRAM控制器114，以供DRAM控制器114根据内部的地址映射机制从DRAM 141中读取第一笔数据，且核心电路112另外发送读取指令，以将第二、三笔数据的地址LBA2、LBA3通过PCIe接口116传送至芯片120。芯片120在接收到地址LBA2、LBA3后，首先，核心电路122会先参考存储器128所储存的查找表，以判断出第二笔数据系储存在本身
可直接存取的DRAM 142，而第三笔数据则储存在芯片130，此时，核心电路122将第二笔数据的地址LBA2传送至DRAM控制器124，以供DRAM控制器124根据内部的地址映射机制从DRAM 142中读取第二笔数据，且核心电路122另外将第三笔数据的地址LBA3通过PCIe接口126传送至芯片130；此外，在读取到第二笔数据之后，核心电路122会立即将第二笔数据通过PCIe接口127传送至芯片110。接着，芯片130在接收到地址LBA3后，核心电路132将第三笔数据的地址LBA3传送至DRAM控制器134，以供DRAM控制器134根据内部的地址映射机制从DRAM 143中读取第三笔数据，并立即将所读取的第三笔数据通过PCIe接口136传送至芯片120；而芯片120的核心电路122在接收到来自芯片130的第三笔数据之后，会立即将第三笔数据通过PCIe接口127传送至芯片110。
[0014]在一实施例中，芯片110在部分重叠的时间内同时从DRAM 141接收该第一数据以及从芯片120接收该第二数据，以快速地获取该第一数据与该第二数据。
[0015]如上所述，DRAM 141、142、143都可以视为芯片110可以存取的存储器，再加上目前PCIe第五代规格的串行传输速度已经可以达到64Gb/s(每秒千兆位)，因此，通过可以同时使用DDR接口与PCIe接口来传送数据，芯片110的带宽可以大幅提升。此外，由于使用串行传输的PCIe接口116具有较少的数据传输线，因此对于芯片110来说不会造成太多芯片面积上的负担。
[0016]需注意的是，图1所示的芯片系统100的芯片数量仅是作为范例说明而并非是本专利技术的限制。具体来说，芯片系统100可以仅包含两个芯片，亦即图1中芯片130、DRAM 143以及PCIe接口126可以从附图移除而不会影响到本专利技术的实质操作。另外，芯片系统100也可以包含第四个芯片及仅能由第四个芯片直接存取的DRAM，以供一并作为芯片110的虚拟存储器。这些实施上的变化均应隶属于本专利技术的范畴。
[0017]此外，图1以PCIe接口来做为范例说明，然而，在其他的实施例中，PCIe接口116、126、127、136可以被替换为其他规格的传输接口，例如通用串行总线(Universal Serial Bus，USB)。
[0018]图2为本专利技术另一实施例的芯片系统200的示意图。如图2所示，芯片系统200包含了四个芯片210、220、230、240以及四个DRAM 251、252、253、254，其中芯片210包含了一核心电路212、一DRAM控制器214、两个串行传输接口(在本实施例中为PCIe接口216、217)以及一存储器218；芯片220包含了一核心电路222、一DRAM控制器224、两个PCIe接口226、227以及一存储器228；芯片230包含了一核心电路232、一DRAM控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片系统，包含有：一第一芯片，包含了一第一动态随机存取存储器控制器以及一第一串行传输接口；一第一动态随机存取存储器，耦接于该第一芯片的该第一动态随机存取存储器控制器；一第二芯片，包含了一第二动态随机存取存储器控制器以及一第二串行传输接口，其中该第二串行传输接口耦接于该第一串行传输接口；以及一第二动态随机存取存储器，耦接于该第二芯片的该第二动态随机存取存储器控制器；其中，当该第一芯片欲暂存一第一数据与一第二数据时，该第一芯片通过该第一动态随机存取存储器控制器将该第一数据储存至该第一动态随机存取存储器，并将该第二数据通过该第一串行传输接口传送至该第二芯片；以及该第二芯片通过该第二动态随机存取存储器控制器将该第二数据储存至该第二动态随机存取存储器。2.根据权利要求1所述的芯片系统，其中，该第一芯片除了该第一动态随机存取存储器控制器外不包含其他的动态随机存取存储器控制器，且该第一动态随机存取存储器控制器仅能够直接存取该第一动态随机存取存储器。3.根据权利要求1所述的芯片系统，其中，该第一串行传输接口与该第二串行传输接口为快捷外设互联标准接口。4.根据权利要求1所述的芯片系统，其中，该第一芯片还包含了一存储器，其包含一查找表，且该查找表记录了该第一数据的地址对应到该第一动态随机存取存储器或该第一芯片，且该第二数据的地址对应到该第二芯片。5.根据权利要求1、2、3或4所述的芯片系统，其中，当该第一芯片欲读取该第一数据与该第二数据时，该第一芯片通过该第一动态随机存取存储器控制器以从该第一动态随机存取存储器读取该第一数据；以及该第一芯片通过该第一串行传输接口传送一读取指令至该第二芯片，其中，该读取指令包含了该第二数据的地址，以供该第二芯片通过该第二动态随机存取存储器控制器以从该第二动态随机存取存储器读取该第二数据、并通过该第二串行传输接口将该第二数据传送给该第一芯片。6.根据权利要求5所述的芯片系统，其中，该第一芯片在部分重叠的时间内同时从该第一动态随机存取存储器接收该第一数据以及从该第二芯片接收该第二数据。7.根据权利要求1所述的芯片系统，其中，该第二芯片还包含了另一第二串行传输接口，且该芯片系统还包含有：一第三芯片，包含了一第三动态随机存取存储器控制器...

【专利技术属性】
技术研发人员：郑景升，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：