半导体存储器装置制造方法及图纸

提供了一种半导体存储器装置。该半导体存储器装置包括：基底，包括限定在第一方向上延伸并且包括第一源极/漏极区和第二源极/漏极区的有源图案的器件隔离图案；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上并且电连接到第一源极/漏极区，并且在与第一方向和第二方向相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区，并且跨位线间隔件与位线间隔开；以及介电图案，位于位线间隔件与存储节点接触件之间。位线间隔件包括覆盖位线的侧壁的第一间隔件和位于介电图案与第一间隔件之间的第二间隔件。件之间的第二间隔件。件之间的第二间隔件。

【技术实现步骤摘要】
半导体存储器装置
[0001]本申请要求于2020年11月16日在韩国知识产权局提交的第10
‑
2020
‑
0152715号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本专利技术构思涉及一种半导体存储器装置。

技术介绍

[0003]半导体装置由于其小尺寸、多功能性和/或低制造成本而在电子产业中具有重要作用。半导体装置随着电子产业的发展而已经越来越高度集成。为了半导体装置的高集成度，半导体装置的图案的线宽正在减小。然而，新的曝光技术和/或昂贵的曝光技术正被用于高度集成的半导体装置的精细图案。因此，最近已经对新的集成技术进行了各种研究。

技术实现思路

[0004]本专利技术构思的一些示例实施例提供了一种具有改善的电特性的半导体存储器装置。
[0005]本专利技术构思的一些示例实施例提供了一种具有提高的可靠性的半导体存储器装置。
[0006]本专利技术构思的目的不限于以上提及的内容，并且根据下面的描述，本领域技术人员将清楚地理解以上未提及的其他目的。
[0007]根据本专利技术构思的一些示例实施例，半导体存储器装置可以包括：基底，包括限定在第一方向上延伸的有源图案的器件隔离图案，有源图案包括第一源极/漏极区和第二源极/漏极区；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上，并且电连接到第一源极/漏极区，位线在与第一方向和第二方向两者相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区并且与位线间隔开，位线间隔件设置在位线与存储节点接触件之间；以及介电图案，位于位线间隔件与存储节点接触件之间。位线间隔件可以包括：第一间隔件，覆盖位线的侧壁；以及第二间隔件，位于介电图案与第一间隔件之间。
[0008]根据本专利技术构思的一些示例实施例，半导体存储器装置可以包括：基底，包括限定在第一方向上延伸的有源图案的器件隔离图案，有源图案包括第一源极/漏极区和第二源极/漏极区；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上，并且电连接到第一源极/漏极区，位线在与第一方向和第二方向两者相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区并且与位线间隔开，位线间隔件设置在位线与存储节点接触件之间；介电栅栏，与字线竖直地叠置，并且位于存储节点接触件与另一存储节点接触件之间；以及介电图案，位于存储节点接触件与位线间隔件之间以及存储节点接触件与介电栅栏之间。当在平面图中观看半导体存储器装置时，介电图案可以具有四方环状结构或圆环状结构。
[0009]根据本专利技术构思的一些示例实施例，半导体存储器装置可以包括：基底，包括具有在第一方向上的长轴的有源图案，有源图案包括第一源极/漏极区和在第一方向上彼此间隔开的一对第二源极/漏极区，第一源极/漏极区设置在所述一对第二源极/漏极区之间，并且基底包括限定有源图案的器件隔离图案；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上，并且电连接到第一源极/漏极区，位线在与第一方向和第二方向两者相交的第三方向上延伸；第一位线间隔件，位于位线的侧壁上；第一存储节点接触件，电连接到所述一对第二源极/漏极区中的一个第二源极/漏极区并且与位线间隔开，第一位线间隔件设置在第一存储节点接触件与位线之间；位线接触件，电连接到第一源极/漏极区；位线覆盖图案，位于位线上；接合垫，电连接到第一存储节点接触件；底部电极，位于接合垫上；以及介电图案，位于第一位线间隔件与第一存储节点接触件之间。第一位线间隔件可以包括：第一间隔件，覆盖位线的侧壁；以及第二间隔件，位于介电图案与第一间隔件之间。
附图说明
[0010]图1A示出了示出根据本专利技术构思的一些示例实施例的半导体存储器装置的平面图。
[0011]图1B示出了沿着图1A的线I
‑
I'和II
‑
II'截取的剖视图。
[0012]图2A至图10A示出了根据本专利技术构思的一些示例实施例的制造半导体存储器装置的方法的平面图。
[0013]图2B至图10B分别示出了沿着图2A至图10A的线I
‑
I'和II
‑
II'截取的剖视图。
具体实施方式
[0014]现在将参照附图详细地描述本专利技术构思的一些示例实施例，以帮助清楚地说明本专利技术构思。
[0015]图1A示出了示出根据本专利技术构思的一些示例实施例的半导体存储器装置的平面图。图1B示出了沿着图1A的线I
‑
I'和II
‑
II'截取的剖视图。
[0016]参照图1A和图1B，基底100可以在其中设置有限定有源图案ACT的器件隔离图案102。基底100可以是半导体基底，诸如硅基底、锗基底或硅
‑
锗基底。器件隔离图案102可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种，或者可以由例如氧化硅、氮化硅和氮氧化硅中的一种或更多种形成。当在平面图中观看基底100(在下文中，被称为“在平面图中观看”)时，每个有源图案ACT可以具有条形形状，并且可以设置为使得其长轴位于与第二方向D2和与第二方向D2交叉的第三方向D3两者相交的第一方向D1上。例如，条形形状可以在第一方向D1上纵向延伸。第一方向D1至第三方向D3可以是位于与基底100的顶表面或基底100的底表面平行的相同的平面上的共面线。
[0017]基底100可以在其中设置有跨越有源图案ACT延伸的字线WL。字线WL可以在第二方向D2上延伸，并且可以沿着第三方向D3布置(即，在第三方向D3上彼此间隔开)。字线WL可以设置在形成在器件隔离图案102和有源图案ACT上的凹槽中。每条字线WL可以具有弯曲的底表面。本专利技术构思不限于此。例如，每条字线WL可以具有不平坦的底表面。器件隔离图案102上的字线WL的底表面可以比有源图案ACT上的字线WL的底表面低。字线WL可以包括导电材料或者可以由导电材料形成。例如，导电材料可以包括掺杂的半导体材料(掺杂的硅、掺杂
的锗等)、导电金属氮化物(氮化钛、氮化钽等)、金属(钨、钛、钽等)和金属半导体化合物(硅化钨、硅化钴、硅化钛等)中的一种或可以由掺杂半的导体材料(掺杂的硅、掺杂的锗等)、导电金属氮化物(氮化钛、氮化钽等)、金属(钨、钛、钽等)和金属半导体化合物(硅化钨、硅化钴、硅化钛等)中的一种形成。栅极介电图案105可以置于字线WL与有源图案ACT之间以及字线WL与器件隔离图案102之间。栅极介电图案105可以包括从氧化硅、氮化硅、氮氧化硅和高k电介质中选择的至少一种，或者可以由从氧化硅、氮化硅、氮氧化硅和高k电介质中选择的至少一种形成。
[0018]字线覆盖图案110可以设置在每条字线WL上。字线覆盖图案110可以具有它们的沿着字线WL的纵向方向延伸的线性形状，并且可以覆盖字线WL的整个顶表面。例如，字线覆盖图案110可以包括氧化硅、氮化硅和氮氧化硅中的至少一种，或者可以由氧化硅、氮化硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：基底，包括限定在第一方向上延伸的有源图案的器件隔离图案，有源图案包括第一源极/漏极区和第二源极/漏极区；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上，并且电连接到第一源极/漏极区，位线在与第一方向和第二方向两者相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区并且与位线间隔开，位线间隔件设置在位线与存储节点接触件之间；以及介电图案，位于位线间隔件与存储节点接触件之间，其中，位线间隔件包括：第一间隔件，覆盖位线的侧壁；以及第二间隔件，位于介电图案与第一间隔件之间。2.根据权利要求1所述的半导体存储器装置，其中，介电图案的顶表面与存储节点接触件的顶表面共面，并且介电图案的底表面与基底的顶表面共面。3.根据权利要求1所述的半导体存储器装置，其中，介电图案包括与第一间隔件的材料和第二间隔件的材料不同的材料。4.根据权利要求1至3中任一项所述的半导体存储器装置，其中，介电图案包括氧化硅或氧化铪。5.根据权利要求1至3中任一项所述的半导体存储器装置，其中，当在平面图中观看半导体存储器装置时，介电图案具有四方环状结构或圆环状结构。6.根据权利要求1至3中任一项所述的半导体存储器装置，其中，第二间隔件在第二方向上具有第一宽度，并且其中，介电图案在第二方向上具有第二宽度，第二宽度比第二间隔件的第一宽度小。7.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：接合垫，电连接到存储节点接触件；以及上掩埋图案，位于接合垫的侧壁上，其中，位线间隔件在第一间隔件与第二间隔件之间设置有气隙，并且其中，上掩埋图案覆盖气隙的顶部。8.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：位线覆盖图案，位于位线上；以及位线接触件，电连接到第一源极/漏极区。9.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：接合垫，具有与存储节点接触件的电连接，并且与位线的一部分竖直地叠置；底部电极，位于接合垫上；以及顶部电极，位于底部电极上。10.根据权利要求1至3以及7至9中任一项所述的半导体存储器装置，
其中，介电图案覆盖存储节点接触件的侧壁和第二间隔件的侧壁。11.一种半导体存储器装置，所述半导体存储器装置包括：基底，包括限定在第一方向上延伸的有源图案的器件隔离图案，有源图案包括第一源极/漏极区和第二源极/漏极区；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上，并且电连接到第一源极/漏极区，位线在与第一方向和第二方向两者相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区并且与位线间隔开，位线间隔件设置在位线与存储节点接触件之间；介电栅栏，与字线竖直地叠置，并且位于存储节点接触件与另一存储节点接触件之间；以及介电图案，位于存储节点接触件与位线间隔件之间以及位于存储节点接触件与介电栅栏之间，其中，当在平面图中观看半导体存储器装置时，介电图案具有四方环状结构或圆环...

【专利技术属性】
技术研发人员：安智英，安容奭，金铉用，严敏燮，魏胄滢，李埈圭，崔允荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：