静电放电保护电路及具有此电路的半导体电路制造技术

一种静电放电保护电路，适用于具有第一电压源与第二电压源的集成电路中，包括第一半导体硅控整流器、第二半导体硅控整流器、以及寄生二极管。第一半导体硅控整流器的第一控制闸极与电压源相接。而上述的第二半导体硅控整流器的第二控制闸极也与上述的电压源相接。

【技术实现步骤摘要】

本专利技术是有关于一种保护电路，且特别是有关于一种静电放电的保护电路。
技术介绍
现今的集成电路因为制程与技术的创新，使得运作时所需的电压越来越低，也因此更加的省电。但由于供给集成电路的电压并非理想的固定标准值，偶尔会突然有不正常并且电压值过大的静电电压杂讯产生，若不防制此现象，杂讯过大导致运作中的集成电路烧毁的比比皆是。因此，必须要防制突如其来的静电电压杂讯使其不对内部的集成电路造成伤害，就是保护电路的职责。请参阅图1所示，所示为静电放电的保护电路架构的方块图。如图1所示，此静电放电的保护电路架构具有两个静电放电保护箝位电路130与135、静电放电保护电路140以及145。其中，所要保护的电路即为集成电路105、集成电路110、以及位于集成电路105与集成电路110中间作为数据传递的界面电路120。而静电放电保护电路140与静电放电保护电路145是为相同作用的电路。集成电路105连接至第一电压源Vdd1以及第一接地端GND1，集成电路110连接至第二电压源Vdd2以及第二接地端GND2，而界面电路120与第一电压源Vdd1、第一接地端GND1、第二电压源Vdd2、以及第二接地端GND2均有电性相连。因此，若第一电压源Vdd1发生静电电压杂讯时，静电放电箝位电路130以及静电放电连结电路140理论上会立即导通，让静电电压杂讯所产生的杂讯电流经由静电放电箝位电路130与静电放电连结电路140而流向GND1以及Vdd2，并不让杂讯电流流过集成电路105与界面电路120导致烧毁。相反地，若第二电压源Vdd2发生静电电压杂讯时，静电放电箝位电路135以及静电放电连结电路140会立即导通，让静电电压杂讯所产生的杂讯电流经由静电放电箝位电路130与静电放电连结电路140而流向GND2以及Vdd1，并不让杂讯电流流过集成电路110与界面电路120导致烧毁。于现有习知技术中，静电放电连结电路140以及145多以二极管(diode)或是半导体硅控整流器(silicon controlled rectifier，简称SCR)制成，特点即为二极管或是半导体硅控整流器的保持电压低，因此产生的功率也较低，其中，半导体硅控整流器可分为横向半导体硅控整流器(lateralSCR，简称LSCR)、低电压触发半导体硅控整流器(low voltage trigger SCR，简称LVTSCR)等种类。请参阅图2所示。图2为图1中现有习知的静电放电连结电路140、145的电路方块图与结构图。此处使用的半导体硅控整流器是为横向半导体硅控整流器，由于横向半导体硅控整流器内的结构类似一个PMOS(positive-channel metal oxide semiconductor)电晶体加上一个N+极区，此处将其称为P型半导体硅控整流器(P-type SCR，简称PSCR)，或是类似一个NMOS(negative-channel metal oxide semiconductor)电晶体再加上一个P+极区，此处将其称为N型半导体硅控整流器(N-type SCR，简称PSCR)，因此为了便于观看图2，特于图2的左图加上等效PMOS的图示，于图2的右图加上等效NMOS图示，以便于理解其原理。而图2的左右两图的功能是为相同的。图2的左图是由两个PSCR 141a与143a所组成，其中PSCR 141a中的PMOS的控制闸极与Vdd1相接，PSCR 143a中的PMOS的控制闸极与Vdd2相接，其余连结关系请参阅图2所示。因此，当Vdd1产生较大的正静电电压杂讯时，于此瞬时时间内，PSCR 143a的阳极(即其内PMOS的source端)与PMOS的控制闸极的电压差会大于此PMOS的临界电压(threshold voltage)而产生电流通路，使得Vdd1与Vdd2经由PSCR 143a而导通，通常此临界电压为0.4～2伏特，为了简化说明，以下的临界电压均为1伏特。同样地，当Vdd2产生较大的正静电电压杂讯时，于此瞬时时间内，PSCR141a的阳极(即其内PMOS的source端)与PMOS的控制闸极的电压差会大于此PMOS的临界电压(约1伏特)而产生电流通路，使得Vdd1与Vdd2经由PSCR 141a而导通，让静电电压杂讯产生的杂讯电流不至于伤害到内部电路。图2右图的静电放电连结电路140是由两个NSCR 141b与143b所组成，其中NSCR 141b中的NMOS的控制闸极与Vss2相接，NSCR 143b中的NMOS的控制闸极与Vss1相接，其余连结关系请参阅图2。此处的Vss1与Vss2与Vdd1及Vdd2相同，由于说明方便而更改其名称。因此，当Vss1产生较大的正静电电压杂讯时，于此瞬时时间内，NSCR 143b内的NMOS的控制闸极与NSCR 141b的阴极(即NMOS的source端)的电压差会大于此NMOS的临界电压(也是大约1伏特)而产生电流通路，使得Vss1与Vss2经由NSCR 143b而导通，让静电电压杂讯产生的杂讯电流不至于伤害到内部电路。而NSCR141b的运作原理与NSCR 143b相同，在此不再赘述。如上所述，现有习知的具静电放电的保护电路架构内的静电放电连结电路，由于当第一电压源Vdd1与第二电压源Vdd2相差大于1伏特时，上述的静电放电连结电路即会导通，使得集成电路105与110不能接收从外界输入的正确数据。因此，第一电压源Vdd1与第二电压源Vdd2的差距必定小于1伏特才能使用此电路，或者必须串联多个静电放电连结电路才能让第一电压源Vdd1与第二电压源Vdd2有大于1伏特的差异，使得此处的限制导致电路设计上的困难度增加，并且若要串联静电放电连结电路，就必须多耗费成本。另外，由图2下方的结构图可看出，由于PSCR 141a的控制闸极与Vdd1相接，PSCR 143a的控制闸极与Vdd2相接，使得在结构图上PSCR 141a与PSCR 143a的N井区必须各自分离，而不能放置于同一N井区，NSCR 141b与NSCR 143b也是相同的情况，导致电路布线的面积会增大，也会增加成本。
技术实现思路
本专利技术的目的就是在提供一种静电放电的保护电路，可于设计电路时不需在意第一电压源与第二电压源的差异，即可使用本专利技术。本专利技术的再一目的是提供一种静电放电的保护电路，能够确实减少电路的布线面积而降低成本。本专利技术的另一目的是提供一种静电放电的保护电路结构，可于设计电路时不需在意第一电压源与第二电压源的差异，即可使用本专利技术，并且能够确实减少电路的布线面积而降低成本。本专利技术提出一种静电放电保护电路，适用于具有第一电压源与第二电压源的一集成电路中，包括第一半导体硅控整流器、第二半导体硅控整流器以及寄生二极管。第一半导体硅控整流器包括第一金属氧化物半导体电晶体，其中第一半导体硅控整流器的阴极与第一电压源相接，第一半导体硅控整流器的阳极与第二电压源相接。第二半导体硅控整流器包括第二金属氧化物半导体电晶体，其中第二半导体硅控整流器的阳极与第一电压源相接，第二半导体硅控整流器的阴极与第二电压源相接，其中第一与该第二金属氧化物半导体电晶体的闸极连接到第一电压源与第二电压源的其中之一。寄生二极管的阴极与第一电压源相接，寄生二极管的阳极与第二本文档来自技高网...

【技术保护点】
一种静电放电保护电路，适用于具有一第一电压源与一第二电压源的一集成电路中，其特征在于其包括：一第一半导体硅控整流器，该第一半导体硅控整流器包括一第一金属氧化物半导体电晶体，其中该第一半导体硅控整流器的阴极与该第一电压源相接，该第一半 导体硅控整流器的阳极与该第二电压源相接；一第二半导体硅控整流器，该第二半导体硅控整流器包括一第二金属氧化物半导体电晶体，其中该第二半导体硅控整流器的阳极与该第一电压源相接，该第二半导体硅控整流器的阴极与该第二电压源相接，其中该第一与 该第二金属氧化物半导体电晶体的闸极同时连接到该第一电压源与该第二电压源的其中之一；以及一寄生二极管，其中该寄生二极管的阴极与该第一电压源相接，该寄生二极管的阳极与该第二电压源相接。

【技术特征摘要】
1.一种静电放电保护电路，适用于具有一第一电压源与一第二电压源的一集成电路中，其特征在于其包括一第一半导体硅控整流器，该第一半导体硅控整流器包括一第一金属氧化物半导体电晶体，其中该第一半导体硅控整流器的阴极与该第一电压源相接，该第一半导体硅控整流器的阳极与该第二电压源相接；一第二半导体硅控整流器，该第二半导体硅控整流器包括一第二金属氧化物半导体电晶体，其中该第二半导体硅控整流器的阳极与该第一电压源相接，该第二半导体硅控整流器的阴极与该第二电压源相接，其中该第一与该第二金属氧化物半导体电晶体的闸极同时连接到该第一电压源与该第二电压源的其中之一；以及一寄生二极管，其中该寄生二极管的阴极与该第一电压源相接，该寄生二极管的阳极与该第二电压源相接。2.根据权利要求1所述的静电放电的保护电路，其特征在于其中所述的第一与第二电压源为系统的相对高的电压源，且该第一与该第二金属氧化物半导体电晶体为P型并且闸极连接到该第一电压源。3.根据权利要求1所述的静电放电的保护电路，其特征在于其中所述的第一与第二电压源为系统的相对低的电压源，且该第一与该第二金属氧化物半导体电晶体为N型并且闸极连接到该第二电压源。4.根据权利要求2所述的静电放电的保护电路，其特征在于其更包括一信号延迟单元，电性耦接至该第一电压源与P型的该第二金属氧化物半导体电晶体的闸极之间。5.根据权利要求3所述的静电放电的保护电路，其特征在于其更包括一信号延迟单元，电性耦接至该第二电压源与N型的该第二金属氧化物半导体电晶体的闸极之间。6.根据权利要求4或5所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为电阻组成的电路。7.根据权利要求4或5所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为电阻与电容组成的电路。8.根据权利要求4或5所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为一传输闸。9.一种静电放电保护电路，适用于具有一第一电压源与一第二电压源的一集成电路中，包括一第一半导体硅控整流器，该第一半导体硅控整流器包括一第一金属氧化物半导体电晶体，其中该第一半导体硅控整流器的阴极与该第一电压源相接，该第一半导体硅控整流器的阳极与该第二电压源相接；一第二半导体硅控整流器，该第二半导体硅控整流器包括一第二金属氧化物半导体电晶体，其中该第二半导体硅控整流器的阳极与该第一电压源相接，该第二半导体硅控整流器的阴极与该第二电压源相接，其中该第一与该第二金属氧化物半导体电晶体的闸极，经由一信号延迟单元连接到该第一电压源与该第二电压源的其中之一；以及一寄生二极管，其中该寄生二极管的阴极与该第一电压源相接，该寄生二极管的阳极与该第二电压源相接。10.根据权利要求9所述的静电放电的保护电路，其特征在于其中所述的第一与第二电压源为系统的相对高的电压源，且该第一与该第二金属氧化物半导体电晶体为P型并且闸极经由该信号延迟单元连接到该第一电压源。11.根据权利要求9所述的静电放电的保护电路，其特征在于其中所述的第一与第二电压源为系统的相对低的电压源，且该第一与该第二金属氧化物半导体电晶体为N型并且闸极经由该信号延迟单元连接到该第二电压源。12.根据权利要求9所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为电阻组成的电路。13.根据权利要求9所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为电阻与电容组成的电路。14.根据权利要求9所述的静电放电的保护电路，其特征在于其中所述的信号延迟单元是为一传输闸。15.一种具有静电放电保护电路的半导体电路，包括一第一集成电路，电性耦接于一第一高电压源与一第一低电压源；一第二集成电路，电性耦接于一第二高电压源与一第二低电压源；一第一静电放电保护电路，耦接于该第一与该第二高电压源之间，更包括一P型第一半导体硅控整流器，包括一P型第一金属氧化物半导体电晶体，其中该P型第一半导体硅控整流器的阴极与该第一高电压源相接，该P型第一半导体硅控整流器的阳极与该第二高电压源相接，一P型第二半导体硅控整流器，包括一P型第二金属氧化物半导体电晶体，其中该P型第二半导体硅控整流器的阳极与该第一高电压源相接，该P型第二半导体硅控整流器的阴极与该第二高电压源相接，其中该P型第一与该P型第二金属氧化物半导体电晶体的闸极连接到该第一高电压源，及一寄生二极管，其中该寄生二极管的阴极与该第一高电压源相接，该寄生二极管的阳极与该第二高电压源相接；以及一第二静电放电保护电路，耦接于该第一与该第二低电压源之间，更包括一N型第一半导体硅控整流器，包括一N型第一金属氧化物半导体电晶体，其中该N型第一半导体硅控整流器的阴极与该第一低电压源相接，该N型第一半导体硅控整流器的阳极与该第二低电压源相接，一N型第二半导体硅控整流器，包括一N型第二金属氧化物半导体电晶体，其中该N型第二半导体硅控整流器的阳极与该第一低电压源相接，该N型第二半导体硅控整流器的阴极与该第二低电压源相接，其中该N型第一与该N型第二金属氧化物半导体电晶体的闸极连接到该第二低电压源，及一寄生二极管，其中该寄生二极管的阴极与该第一低电压源相接，该寄生二极管的阳极与该第二低电压源相接。16.根据权利要求15所述的具有静电放电保护电路的半导体电路，其特征在于其更包括一第一信号延迟单元，电性耦接至该第一高电压源与之该P型第二金属氧化物半导体电晶体的闸极之间。17.根据权利要求15所述的具有静电放电保护电路的半导体电路，其特征在于其更包括一第二信号延迟单元，电性耦接至该第二低电压源与该N型第二金属氧化物半导体电晶体的闸极之间。18.根据权利要求16或17所述的具有静电放电保护电路的半导体电路，其特征在于其中所述的信号延迟单元是为电阻组成的电路。19.根据权利要求16或17所述的具有静电放电保护电路的半导体电路，其特征在于其中所述的信号延迟单元是为电阻与电容组成的电路。20.根据权利要求16或17所述的具有静电放电保护电路的半导体电路，其特征在于其中所述的信号延迟单元是为一传输闸。21.根据权利要求15所述的具有静电放电保护电路的半导体电路，其特征在于其更包括一第一静电放电箝位电路，电性耦接于该第一高电压源与该第一低电压源之间；以及一第二静电放电箝位电路，电性耦接于该第二高电压源与该第二低电压源之间。22.根据权利要求1...

【专利技术属性】
技术研发人员：赖纯祥，叶彦宏，吕佳伶，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]