具有改进的静电放电耐压的半导体装置制造方法及图纸

一种半导体装置，具有一与每一外部接线端相对应的外部ＥＳＤ保护电路，该外部ＥＳＤ保护电路在外部接线端的周围区域形成。该外部ＥＳＤ保护电路释放源于外部接线端的静压，且避免了半导体内部电路的损坏。因此，该半导体装置的ＥＳＤ耐压得以改善。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，具体地，涉及一种在半导体芯片中部设置有一内部电路，且在该半导体芯片的外周设置有多个的外部接线端的半导体装置，其中为多个外部接线端提供多个不同的电压水平，进一步地设置一种静电的放电(EDS)保护电路以防止由ESD造成的对该半导体装置的损坏。
技术介绍
图9是一框图，其显示了一设置有一ESD保护电路的传统半导体装置。一模拟功能块105a和一数字功能块105d在一内部电路105中形成，该内部电路105d在一半导体衬底上形成。该模拟功能块105a和该数字功能块105d通过一连接装置(interface)111电连接。作为电源电压的一模拟电压AVCC和一模拟地线AGND被电连接至该模拟功能块105a。作为电源电压的一数字电压DVcc和一数字地线DGND被电连接至该数字功能块105d。一模拟垫片109a通过该ESD保护电路107a电连接至该模拟功能块105a。该模拟电源电压AVcc和模拟地线AGND被电连接至该ESD保护电路107a。一数字垫片109d通过该ESD保护电路107d电连接至该数字功能块105d。该数字电源电压DVCC和数字地线DGND被电连接至该ESD保护电路107d。该ESD保护电路107a和107d，例如，由金属氧化物半导体场效应晶体管(MOSFETs)和扩散电阻器(详细情况，可参考日本待审查专利申请8-37299、8-236637、8-288404和9-186296)组成。图10是一显示该ESD保护电路107a的等效电路的电路图。该ESD保护电路107a由一通过N通道型MOSFET形成的保护二极管D1，一通过N通道型MOSFET形成的保护二极管D2，以及一扩散电阻器R构成。该扩散电阻器R被设置在一MOSFET与该模拟垫片109a之间的信号线上，该MOSFET是该模拟功能块105a的一部分。该保护二极管D1的源极连接至该模拟电源电压AVCC。该保护二极管D1的漏极与保护二极管D2的漏极彼此相连，且进一步连接到扩散电阻器8b和模拟垫片109a间的信号线上。该保护二极管D1的栅极电极，该保护二极管D2的源极，以及该保护二极管D2的栅极电极接地。因为大规模集成电路(LSIs)的组件变得愈来愈小，其承受ESD电压的能力低于具有单一漏极结构的MOSFETs的承受ESD电压的能力的弱掺杂漏极(LDD)型MOSFETs，，比以前任何时候都更经常地被使用。因此，仅采用MOSFETs形成该ESD保护电路的保护组件变得更加困难。进一步地，因为LSIs的集成规模变得更大，在一单一的芯片上形成多个系统块是可能的，其中设置有多个数字功能块和多个模拟功能块。在半导体装置设置有多个数字功能块和模拟功能块的情况下，为保护每一功能块免于受到公共信号线上噪音的影响，例如，通过使用和控制多个电源电压来减少整个LSI的功耗，每一功能块有其自己的电源是必须的。大多数的多重电源电压在该LSI的外部形成，并通过LSI的不同接线端提供给LSI。进一步地，在一系统LSI具有一模拟功能块的情况下，对于该模拟功能块经常使用一专门的电源系统，其需要一个小尺寸的ESD保护电路。因此，这样一个系统LSI的ESD耐压变低已成为显而易见的事实。进一步地，如图9所示，在LSI具有多重电源系统的情况下，如果一大电流需流经模拟垫片109a，因为该模拟电源电压AVcc和该模拟地线AGND没有足够的能力让该电流流过，静电能不能通过ESD保护电路107a释放。该静电能也可通过数字电源电压DVcc和/或数字地线DGND释放。这样，包含电连接模拟功能块和数字功能块的连接装置111的内部电路被ESD损坏。
技术实现思路
因此，本专利技术的目的就是提出一新型且有用的半导体装置，该半导体装置具有多重电源系统，其中ESD耐压得以改善。为实现上述目的，根据本专利技术，形成在具有第一导电类型的半导体衬底上的一半导体装置包括一内部电路，在所述半导体衬底的中间部分；多个外部接线端，在所述内部电路周围的所述半导体衬底的第一部分上形成，每个外部接线端电连接至所述内部电路，其中，多个电源相应地给多个外部接线端提供不同的电压值；以及，多个外部ESD保护电路，在所述半导体衬底的所述第一部分周围的所述半导体衬底的第二部分或所述半导体衬底的一公共阱区中形成；其中，每个所述外部ESD保护电路还包括一第一扩散区，与该外部接线端中的一个电连接；一第二扩散区，与所述第一扩散区分离形成，所述第二扩散区电连接至一主电源的高压线；以及，一第三扩散区，与所述第一扩散区分离，在所述第一扩散区的与第二扩散区相反的一侧形成，所述第三扩散区电连接至所述主电源的低压线。上述的主电源代表在多个电源系统中，给内部电路的最大部分提供能量的电源。根据本专利技术，与主电源的高压线和低压线连接的外部ESD保护电路被置于在一个外周部分，该部分较外部接线端更接近于半导体芯片的边缘。如果静电压通过外部接线端引入，该静电压可通过外部ESD保护线释放，使之不损坏内部电路。因此该半导体装置的ESD耐压得以改善。另外，此结构的ESD保护电路能够通过通常的半导体装置制造工艺制造，而不需增加任何特别工艺。另外，因为当静电压超过两扩散区间的耐压时，该ESD保护电路传输静电能，所以该外部ESD保护电路在正常的运行状态下不起作用。即，此外部ESD保护电路的增加不会影响内部电路的运行。本专利技术的其它内容、特征和优点，在结合附图阅读时，将在如下的详细描述中更加明显。附图说明图1是根据本专利技术的第一实施例的，设置有ESD保护电路的半导体芯片的截面图；图2A是如图1所示的设置有ESD保护电路的半导体芯片的整体部分的俯视图；图2B是如图1所示的半导体芯片的ESD保护电路的放大部分俯视图；图3是根据第一实施例的ESD保护电路的等效电路的电路图； 图4是根据本专利技术的第二实施例的，设置有ESD保护电路的半导体芯片的截面图；图5A是如图4所示的设置有ESD保护电路的半导体芯片的俯视图；图5B是如图4所示的半导体芯片的ESD保护电路的放大部分俯视图；图6是根据第二实施例的ESD保护电路的等效电路的电路图；图7是根据本专利技术的第三实施例的，设置有ESD保护电路的半导体芯片的截面图；图8是根据本专利技术的第四实施例的，设置有ESD保护电路的半导体芯片的截面图；图9是具有传统ESD保护电路的半导体装置的框图；以及图10是传统ESD保护电路的等效电路的电路图。具体实施例方式根据本专利技术的半导体装置可以包括一形成在所述半导体衬底的所述第二部分的第一金属电路，其中，所述第一金属电路将多个外部ESD保护电路的第二扩散区与所述主电源的所述高压线相连；以及，一形成在所述半导体衬底的所述第二部分的第二金属线路，其中，所述第二金属线路将多个外部ESD保护电路的第三扩散区与所述主电源的所述低压线相连。结果，该金属电路使得将外部ESD保护电路与主电源的高压线和低压线连接变得容易。另外，因为该金属电路能够被置于半导体衬底上而不与其他电路交错，该外部ESD保护电路所需的面积可以被减少。根据本专利技术的该半导体装置还可包括在所述半导体衬底表面形成的一氧化层，其将所述第一扩散区与所述第二扩散区，以及所述第一扩散区与所述第三扩散区隔离开，在所述第一扩散区与所述第二扩散区间的氧化层上形成的第一电极，以及在所本文档来自技高网...

【技术保护点】
一种半导体装置，形成于一具有第一导电类型的半导体衬底上，其包括：一内部电路，在所述半导体衬底的中间部分；多个外部接线端，在所述内部电路周围的所述半导体衬底的第一部分中形成，每个外部接线端电连接至所述内部电路，其中，多个电源相应地给多 个外部接线端提供不同的电压水平；以及多个外部ＥＳＤ保护电路，在所述半导体衬底的所述第一部分周围的所述半导体衬底的第二部分或所述半导体衬底的一公共阱区中形成；其中，每个所述外部ＥＳＤ保护电路还包括：一第一扩散区，与该外部接线端中的 一个电连接；一第二扩散区，与所述第一扩散区分离形成，所述第二扩散区电连接至一主电源的高压线；以及一第三扩散区，与所述第一扩散区分离，在所述第一扩散区的与第二扩散区相对的一侧形成，所述第三扩散区电连接至所述主电源的低压线。

【技术特征摘要】
JP 2001-7-13 214111/011.一种半导体装置，形成于一具有第一导电类型的半导体衬底上，其包括一内部电路，在所述半导体衬底的中间部分；多个外部接线端，在所述内部电路周围的所述半导体衬底的第一部分中形成，每个外部接线端电连接至所述内部电路，其中，多个电源相应地给多个外部接线端提供不同的电压水平；以及多个外部ESD保护电路，在所述半导体衬底的所述第一部分周围的所述半导体衬底的第二部分或所述半导体衬底的一公共阱区中形成；其中，每个所述外部ESD保护电路还包括一第一扩散区，与该外部接线端中的一个电连接；一第二扩散区，与所述第一扩散区分离形成，所述第二扩散区电连接至一主电源的高压线；以及一第三扩散区，与所述第一扩散区分离，在所述第一扩散区的与第二扩散区相对的一侧形成，所述第三扩散区电连接至所述主电源的低压线。2.如权利要求1所述的半导体装置，还包括一第一金属引线，在所述半导体衬底的所述第二部分形成，其中，所述第一金属引线将多个外部ESD保护电路的所述第二扩散区与所述主电源的所述高压线电连接；以及一第二金属引线，在所述半导体衬底的所述第二部分形成，其中，所述第二金属引线将多个外部ESD保护电路的所述第三扩散区与所述主电源的所述低压线电连接。3.如权利要求1所述的半导体装置，还包括一氧化物层，在所述半导体衬底的表面上形成，将所述第一扩散区与所述第二扩散区分离，以及将所述第一扩散区与所述第三扩散区分离；一第一电极，在所述第...

【专利技术属性】
技术研发人员：冈崎美穗，
申请(专利权)人：株式会社理光，
类型：发明
国别省市：JP[日本]