大容量闪存芯片测试方法、装置、电子设备及存储介质制造方法及图纸

本发明专利技术涉及芯片测试技术领域，具体公开了一种大容量闪存芯片测试方法、装置、电子设备及存储介质，其中，测试方法包括以下步骤：获取全片测试命令；根据闪存芯片中的灵敏放大器的数量及位置信息将闪存芯片的存储阵列划分为多个独立测试区域；根据全片测试命令生成分别对应于每个独立测试区域的独立测试命令；分别根据独立测试命令对对应的独立测试区域进行独立测试；获取所有独立测试的独立测试结果，并根据所有独立测试结果生成闪存芯片的测试结果；该测试方法对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，减少了整个测试过程耗费的时间，提高测试效率。高测试效率。高测试效率。

【技术实现步骤摘要】
大容量闪存芯片测试方法、装置、电子设备及存储介质


[0001]本申请涉及芯片测试
，具体而言，涉及一种大容量闪存芯片测试方法、装置、电子设备及存储介质。

技术介绍

[0002]闪存芯片生产过程中需要进行CP测试以验证闪存芯片质量，CP测试一般需要进行全片的测试操作，现有技术的CP测试一般为按照存储阵列的区块顺序地单线程地对整个存储芯片进行测试，测试效率较低，对于大容量闪存芯片而言，该测试的测试时间十分漫长。
[0003]针对上述问题，目前尚未有有效的技术解决方案。

技术实现思路

[0004]本申请的目的在于提供一种大容量闪存芯片测试方法、装置、电子设备及存储介质，以减少测试时间，提高测试效率。
[0005]第一方面，本申请提供了一种大容量闪存芯片测试方法，用于对大容量闪存芯片进行CP测试，所述方法包括以下步骤：获取全片测试命令；根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
[0006]本申请的一种大容量闪存芯片测试方法，将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，减少了整个测试过程耗费的时间，提高了整个测试的效率。
>[0007]所述的一种大容量闪存芯片测试方法，其中，所述根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域的步骤包括：获取所述闪存芯片中的灵敏放大器的数量及位置信息；根据所述灵敏放大器的位置信息获取每个所述灵敏放大器对应串行控制的存储区域；根据灵敏放大器的数量将所述闪存芯片的存储阵列划分为多个独立测试区域，每个所述独立测试区域包含若干个灵敏放大器对应串行控制的存储区域。
[0008]所述的一种大容量闪存芯片测试方法，其中，各个所述独立测试区域的存储容量相同。
[0009]在该示例的一种大容量闪存芯片测试方法中，每个独立测试区域的存储容量设置为相同值能使每个独立测试区域测试所消耗的时间尽可能接近，进而减少获取闪存芯片测
试结果的用时，避免因某一独立测试区域因存储容量大于其他独立测试区域的存储容量导致该区域的独立测试结果生成缓慢而延缓了闪存芯片的测试结果的最终生成时间。
[0010]所述的一种大容量闪存芯片测试方法，其中，所述全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令。
[0011]该示例的一种大容量闪存芯片测试方法主要是满足客户额外提出的质量要求，故全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令，能对闪存芯片进行全片的质量校验。
[0012]所述的一种大容量闪存芯片测试方法，其中，所述独立测试命令包括根据所述全片测试命令拆分而成的局部擦除指令、局部写入指令和局部读取指令。
[0013]所述的一种大容量闪存芯片测试方法，其中，所述获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果的步骤包括：逐个地收集获取所述独立测试的所述独立测试结果，直至获取所有所述独立测试结果；获取所有独立测试结果的并集结果；根据所述并集结果生成所述闪存芯片的所述测试结果。
[0014]该示例的一种大容量闪存芯片测试方法对独立测试结果进行并集处理，能便捷地生成闪存芯片的测试结果，具有逻辑简单、判断迅速的特点。
[0015]所述的一种大容量闪存芯片测试方法，其中，所述分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试的步骤包括：同时根据所述独立测试命令对对应的所述独立测试区域进行独立测试，或按照预设的时间间隔依次延时启动地根据所述独立测试命令对对应的所述独立测试区域进行独立测试。
[0016]第二方面，本申请还提供了一种大容量闪存芯片测试装置，用于对大容量闪存芯片进行CP测试，所述装置包括：命令模块，用于获取全片测试命令；分区模块，用于根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；独立命令模块，用于根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；测试模块，用于分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；结果模块，用于获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
[0017]本申请的一种大容量闪存芯片测试装置，利用分区模块将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能通过测试模块进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
[0018]第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存
储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
[0019]第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
[0020]由上可知，本申请提供了一种大容量闪存芯片测试方法、装置、电子设备及存储介质，其中，该测试方法将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，且最终获取的闪存芯片的测试结果仍能正常反映闪存芯片的测试情况，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
附图说明
[0021]图1为本申请实施例提供的大容量闪存芯片测试方法的流程图。
[0022]图2为本申请实施例提供的大容量闪存芯片测试装置的结构示意图。
[0023]图3为本申请实施例提供的电子设备的结构示意图。
[0024]图4为一种大容量闪存芯片的结构示意图。
[0025]图5为实施例1的大容量闪存芯片测试方法的流程图。
[0026]附图标记：201、命令模块；202、分区模块；203、独立命令模块；204、测试模块；205、结果模块；3、电子设备；301、处理器；302、存储器；303、通信总线。
具体实施方式
[0027]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种大容量闪存芯片测试方法，用于对大容量闪存芯片进行CP测试，其特征在于，所述方法包括以下步骤：获取全片测试命令；根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。2.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域的步骤包括：获取所述闪存芯片中的灵敏放大器的数量及位置信息；根据所述灵敏放大器的位置信息获取每个所述灵敏放大器对应串行控制的存储区域；根据灵敏放大器的数量将所述闪存芯片的存储阵列划分为多个独立测试区域，每个所述独立测试区域包含若干个灵敏放大器对应串行控制的存储区域。3.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，各个所述独立测试区域的存储容量相同。4.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令。5.根据权利要求4所述的一种大容量闪存芯片测试方法，其特征在于，所述独立测试命令包括根据所述全片测试命令拆分而成的局部擦除指令、局部写入指令和局部读取指令。6.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述获取所有所述独立测试的独立测试结果，并根据所有独立测试...

【专利技术属性】
技术研发人员：温靖康，刘梦，高益，王振彪，
申请(专利权)人：芯天下技术股份有限公司，
类型：发明
国别省市：