小容量存储阵列的擦除方法和解码电路技术

本发明专利技术公开了一种小容量存储阵列的擦除方法和解码电路，涉及半导体集成电路技术领域。该方法用于擦除存储阵列，所述方法包括以下步骤：当存储阵列处于擦除步骤时，检测冗余保护使能是否开启；若是，则建立映射关系，所述映射关系用于将对冗余存储单元的字线地址的处理操作映射为对配置存储单元的字线地址的处理操作；根据所述映射关系对所述小容量存储阵列进行擦除操作；该擦除方法通过建立冗余存储单元的字线地址与配置存储单元的字线地址的映射关系，使得对该小容量存储阵列进行擦除操作且地址寻址到冗余存储单元上时，逻辑处理上不选中冗余存储单元的字线地址，从而使保护冗余信息不被擦除。冗余信息不被擦除。冗余信息不被擦除。

【技术实现步骤摘要】
小容量存储阵列的擦除方法和解码电路


[0001]本申请涉及半导体集成电路
，具体而言，涉及一种小容量存储阵列的擦除方法和解码电路。

技术介绍

[0002]对于NOR flash来说，一般采用小容量存储阵列以存储芯片运行所需的配置信息和冗余信息，该存储阵列的部分存储单元用于存储配置信息，另一部分存储单元用于存储冗余信息；而擦除的最小单元为1个扇区，因此对该存储阵列进行擦除操作更改配置信息时，会将所有的信息都擦除掉；但是冗余信息是芯片电路探测阶段记录下的关于主区域存储单元好坏以及用冗余存储单元进行替换的信息，一般不会进行更改，除非后续又在主区域发现了坏的存储单元。而配置信息在芯片调试阶段会经常更改，更改配置信息时如果也更改了冗余信息，也带来重复性的工作，降低工作效率。
[0003]针对上述问题，目前尚未有有效的技术解决方案。

技术实现思路

[0004]本申请的目的在于提供一种小容量存储阵列的擦除方法和解码电路，通过建立冗余存储单元的字线地址与配置存储单元的字线地址的映射关系，以保护冗余信息不被擦除。
[0005]第一方面，本申请提供了一种小容量存储阵列的擦除方法，用于擦除存储阵列，所述擦除方法包括以下步骤：当存储阵列处于擦除步骤时，检测冗余保护使能是否开启；若是，则建立映射关系，所述映射关系用于将对冗余存储单元的字线地址的处理操作映射为对配置存储单元的字线地址的处理操作，所述冗余存储单元用于存储冗余信息，所述配置存储单元用于存储配置信息；根据所述映射关系对所述小容量存储阵列进行擦除操作。
[0006]本申请的一种小容量存储阵列的擦除方法，通过建立冗余存储单元的字线地址与配置存储单元的字线地址的映射关系，使得对该小容量存储阵列进行擦除操作且地址寻址到冗余存储单元上时，逻辑处理上不选中冗余存储单元的字线地址，从而保护冗余信息不被擦除。
[0007]第二方面，本申请还提供了一种小容量存储阵列的解码电路，用于存储单元的字线解码，所述小容量存储阵列用于存储配置信息和冗余信息，所述解码电路包括：若干第一字线解码器，用于解码部分配置存储单元的字线地址，所述第一字线解码器的输出端与所述部分配置存储单元的字线地址连接；若干映射电路，用于解码冗余存储单元的字线地址和用于解码余下配置存储单元的字线地址，并在冗余保护使能开启时将所述冗余存储单元的字线地址映射至所述余下配置存储单元的字线地址；
所述第一字线解码器和所述映射电路均连接于相同的地址线以进行字线解码。
[0008]本申请的一种小容量存储阵列的解码电路，利用映射电路建立映射辨析，将冗余存储单元的字线地址映射至配置存储单元的字线地址，使得对该小容量存储阵列进行擦除操作且地址寻址到冗余存储单元上时，逻辑处理上不选中冗余存储单元的字线地址，从而保护冗余信息不被擦除。
[0009]可选地，本申请所述的解码电路中，所述映射电路包括:第二字线解码器，用于解码所述余下配置存储单元的字线地址；冗余字线解码器，用于解码所述冗余存储单元的字线地址；第一映射器，用于在所述冗余保护使能开启时将所述冗余存储单元的字线地址映射至所述余下配置存储单元的字线地址。
[0010]在该解码电路中，第一映射器能将原本对冗余存储单元的字线地址进行的操作映射为对余下配置存储单元的字线地址进行的操作，还能将原本对余下配置存储单元的字线地址进行的操作保持为对余下配置存储单元的字线地址进行的操作。
[0011]可选地，本申请所述的解码电路中，所述第一映射器包括:冗余字线处理模块，用于处理所述冗余存储单元的字线地址；配置字线处理模块，用于处理所述余下配置存储单元的字线地址。
[0012]在该解码电路中，冗余字线处理模块能在存储阵列处于擦除步骤时不输出冗余存储单元的字线地址的解码结果，配置字线处理模块能在存储阵列处于擦除步骤时输出对应的余下配置存储单元的字线地址的解码结果。
[0013]可选地，本申请所述的解码电路中，所述冗余字线处理模块包括：保护检测模块，用于检测所述冗余保护使能是否开启。
[0014]可选地，本申请所述的解码电路中，所述冗余字线处理模块还包括：阶段检测模块，用于检测所述小容量存储阵列是否处于擦除阶段。
[0015]可选地，本申请所述的解码电路中，所述冗余字线处理模块包括：第一或非门，所述第一或非门的一输入端连接擦除阶段使能信号；第一非门，所述第一非门的输入端连接冗余保护使能信号；第一与门，所述第一与门的两输入端分别连接所述第一非门的输出端和擦除步骤使能信号；第二或非门，所述第二或非门的两输入端分别连接所述第一或非门的输出端和所述第一与门的输出端，且其输出端连接所述冗余存储单元的字线地址；一所述冗余字线解码器的输出端连接所述第一或非门的另一输入端。
[0016]在该解码电路中，冗余字线处理模块设置第一或非门、第一非门、第一与门和第二或非门建立了对于冗余存储单元的字线地址的处理逻辑，同时利用第一与门获取擦除步骤使能信号、利用第一非门获取冗余保护使能信号以及利用第一或非门获取擦除阶段使能信号，使得本申请的解码电路能根据擦除阶段使能信号、冗余保护使能信号和擦除阶段使能信号输出或不输出冗余存储单元的字线地址的解码结果。
[0017]可选地，本申请所述的解码电路中，所述配置字线处理模块包括：第二与门，所述第二与门的一输入端连接冗余擦除反相信号，所述冗余擦除反相信号为第一与门的输出信号；
第一或门，所述第一或门的一输入端连接所述第二与门的输出端，其输出端连接所述余下配置存储单元的字线地址；一所述第二字线解码器的输出端连接所述第一或门的另一输入端；一所述冗余字线解码器的输出端连接所述第二与门的另一输入端。
[0018]在该解码电路中，配置字线处理模块设置第二与门和第一或门，建立了对于余下配置存储单元的字线地址的处理逻辑，同时利用第二与门获取冗余擦除反相信号，使得本申请的解码电路能根据冗余擦除反相信号建立或取消冗余存储单元的字线地址和余下配置存储单元的字线地址的映射关系。
[0019]可选地，本申请所述的解码电路中，所述冗余字线处理模块包括：第二非门；第三或非门，所述第三或非门的两输入端分别连接所述第二非门的输出端和擦除步骤使能信号，其输出端连接所述冗余存储单元的字线地址；一所述冗余字线解码器的输出端连接所述第二非门的输入端。
[0020]在该解码电路中，冗余字线处理模块设置第二非门和第三或非门，建立了对于冗余存储单元的字线地址的处理逻辑，同时利用第三或非门获取擦除步骤使能信号，使得本申请的解码电路能根据擦除步骤使能信号输出或不输出冗余存储单元的字线地址的解码结果。
[0021]可选地，本申请所述的解码电路中，所述配置字线处理模块包括：第三与门，所述第三与门的一输入端连接所述擦除步骤使能信号；第二或门，所述第二或门的一输入端连接所述第三与门的输出端，其输出端连接所述余下配置存储单元的字线地址；一所述第二字线解码器的输出端连接所述第二或门的另一输入端；一所述冗余字线解码器的输出端连接所述第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种小容量存储阵列的擦除方法，用于擦除存储阵列，其特征在于，所述擦除方法包括以下步骤：当存储阵列处于擦除步骤时，检测冗余保护使能是否开启；若是，则建立映射关系，所述映射关系用于将对冗余存储单元的字线地址的处理操作映射为对配置存储单元的字线地址的处理操作，所述冗余存储单元用于存储冗余信息，所述配置存储单元用于存储配置信息；根据所述映射关系对所述小容量存储阵列进行擦除操作。2.一种小容量存储阵列的解码电路，用于存储单元的字线解码，其特征在于，所述小容量存储阵列用于存储配置信息和冗余信息，所述解码电路包括：若干第一字线解码器(100)，用于解码部分配置存储单元的字线地址，所述第一字线解码器(100)的输出端与所述部分配置存储单元的字线地址连接；若干映射电路，用于解码冗余存储单元的字线地址和用于解码余下配置存储单元的字线地址，并在冗余保护使能开启时将所述冗余存储单元的字线地址映射至所述余下配置存储单元的字线地址；所述第一字线解码器(100)和所述映射电路均连接于相同的地址线以进行字线解码。3.根据权利要求2所述的一种小容量存储阵列的解码电路，其特征在于，所述映射电路包括:第二字线解码器(200)，用于解码所述余下配置存储单元的字线地址；冗余字线解码器(300)，用于解码所述冗余存储单元的字线地址；第一映射器，用于在所述冗余保护使能开启时将所述冗余存储单元的字线地址映射至所述余下配置存储单元的字线地址。4.根据权利要求3所述的一种小容量存储阵列的解码电路，其特征在于，所述第一映射器包括:冗余字线处理模块，用于处理所述冗余存储单元的字线地址；配置字线处理模块，用于处理所述余下配置存储单元的字线地址。5.根据权利要求4所述的一种小容量存储阵列的解码电路，其特征在于，所述冗余字线处理模块包括：保护检测模块，用于检测所述冗余保护使能是否开启。6.根据权利要求5所述的一种小容量存储阵列的解码电路，其特征在于，所述冗余字线处理模块还包括：阶段检测模块，用于检测所述小容量存储阵列是否处于擦除阶段。7.根据权利要求6所述的一种小容量存储阵列的解码电路，其特征在于，所述冗余字线处理模块包括：第一或非门(411)，所...

【专利技术属性】
技术研发人员：吴彤彤，温靖康，鲍奇兵，高益，王振彪，
申请(专利权)人：芯天下技术股份有限公司，
类型：发明
国别省市：