存储器器件的控制电路制造技术

本公开涉及存储器器件的控制电路。一种器件包括存储器阵列、位线对、字线、调制电路和控制信号发生器。存储器阵列具有布置在行和列中的多个位单元。每个位线对连接到相应列的位单元。每个字线连接到相应行的位单元。调制电路与至少一个位线对耦合。控制信号发生器与调制电路耦合。控制信号发生器包括跟踪布线，跟踪布线的跟踪长度与字线的深度距离正相关。控制信号发生器被配置为产生控制信号，控制信号参考跟踪长度在第一持续时间内切换到第一电压电平，以用于控制调制电路。还公开了控制上述器件的方法。器件的方法。器件的方法。

【技术实现步骤摘要】
存储器器件的控制电路


[0001]本公开涉及存储器器件的控制电路。

技术介绍

[0002]电子设备和基于电子的系统需要某种形式的高速存储器器件来存储和检索信息。随机存取存储器(RAM)是集成电路中常用的存储器。嵌入式RAM在高速通信、图像处理和片上系统(SOC)应用中特别受欢迎。RAM包含单独位单元的阵列。用户可以对RAM的位单元执行读写操作。
[0003]RAM通常在系统中被组织成可寻址块，每个块包含预定数量的位单元。RAM中的每个位单元代表信息位。位单元被组织成行和列。每行位单元形成字线。行中的每个位单元耦合到用于激活行中的位单元的同一字线。每列存储器中的位单元也各自耦合到一对位线。这些位线还耦合到本地输入/输出(LIO)线。这些本地输入/输出线用于从激活的存储器阵列读取数据或将数据写入激活的存储器阵列。因此，通过激活适当的字线和一对位线来访问位单元。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种存储器器件，包括：存储器阵列，具有布置在行和列中的多个位单元；多个位线对，每个位线对连接到相应列的位单元；多个字线，每个字线连接到相应行的位单元；调制电路，与至少一个位线对耦合；以及控制信号发生器，与所述调制电路耦合，其中，所述控制信号发生器包括跟踪布线，所述跟踪布线的跟踪长度与所述字线的深度距离正相关，所述控制信号发生器被配置为产生控制信号，所述控制信号参考所述跟踪长度在第一持续时间内切换到第一电压电平，以用于控制所述调制电路。
[0005]根据本公开的另一实施例，提供了一种存储器器件，包括：存储器阵列，具有布置在行和列中的多个位单元，其中，所述存储器阵列包括位单元的第一子阵列和位单元的第二子阵列；第一位线对，耦合到所述存储器阵列的列上的第一子阵列中的位单元；第二位线对，耦合到所述存储器阵列的列上的第二子阵列中的位单元；多个字线，沿着所述存储器阵列的多个行延伸；第一调制电路，与所述第一位线对耦合；第二调制电路，与所述第二位线对耦合；以及控制信号发生器，与所述第一调制电路和所述第二调制电路耦合，其中，所述控制信号发生器包括第一跟踪布线，所述第一跟踪布线的第一跟踪长度与所述字线的半深度距离正相关，所述控制信号发生器被配置为产生第一控制信号，所述第一控制信号参考所述第一跟踪长度在第一持续时间内切换到第一电压电平，以用于控制第一调制电路，并且其中，所述控制信号发生器包括第二跟踪布线，所述第二跟踪布线的第二跟踪长度与所述字线的全深度距离正相关，所述控制信号发生器被配置为产生第二控制信号，所述第二控制信号参考所述第二跟踪长度在第二持续时间内切换到所述第一电压电平，以用于控制第二调制电路。
[0006]根据本公开的又一实施例，提供了一种用于存储器器件的方法，包括：利用第一跟
踪布线将时钟信号延迟为第一延迟时钟信号，所述第一跟踪布线具有与字线的第一深度距离正相关的第一跟踪长度；以及参考所述时钟信号和所述第一延迟时钟信号生成第一控制信号。
附图说明
[0007]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0008]图1是示出根据本公开的各个实施例的存储器器件的示意图。
[0009]图2是示出根据本公开的各个实施例的图1中的调制电路和控制信号发生器的内部结构的示意图。
[0010]图3是示出根据本公开的各个实施例的在图1和图2中的存储器器件中生成的相关信号的信号波形。
[0011]图4是示出根据本公开的各个实施例的图1中的调制电路和控制信号发生器的内部结构的示意图。
[0012]图5是示出根据本公开的各个实施例的图1中的调制电路和控制信号发生器的内部结构的示意图。
[0013]图6是示出根据本公开的各个实施例的存储器器件的示意图。
[0014]图7是示出根据本公开的各个实施例的图6中的调制电路和控制信号发生器的内部结构的示意图。
[0015]图8是示出根据本公开的各个实施例的在图6和图7中的存储器器件中生成的相关信号的信号波形。
具体实施方式
[0016]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征之上或上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]本说明书中使用的术语通常在本领域和使用每个术语的特定上下文中具有其普通含义。本说明书中示例的使用(包括本文所讨论的任何术语的示例)仅是说明性的，并且绝不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各个实施例。
[0018]将理解的是，尽管术语“第一”、“第二”等可用于描述各种元素，但这些元素不应受到这些术语的限制。这些术语用于区分一个元素和另一元素。例如，在不脱离实施例的范围的情况下，第一元素可以被称为第二元素，并且类似地，第二元素可以被称为第一元素。如本文所使用的，术语“和/或”包括一个或多个相关列表项的任何和所有组合。
[0019]如本文所使用的，术语“包括”、“包含”、“具有”、“含有”、“涉及”等应理解为开放式的，即意味着包括但不限于。
[0020]在整个说明书中，对“一个实施例”、“实施例”或“一些实施例”的引用意味着结合(一个或多个)实施例描述的特定特征、结构、实现方式或特性被包括在本公开的至少一个实施例中。因此，在整个说明书的各个地方使用短语“在一个实施例中”或“在实施例中”或“在一些实施例中”不一定都指代同一实施例。此外，特定特征、结构、实现方式或特性可以在一个或多个实施例中以任何合适的方式组合。
[0021]图1是示出根据本公开的各个实施例的存储器器件100的示意图。在图1说明性地示出的实施例中，存储器器件100包括存储器阵列120，存储器阵列120包括布置在多行和列上的若干位单元BC。如在存储器阵列120中所示，同一列上的这些位单元BC连接到一个位线对。例如，左侧第1列上的位单元BC连接到一个位线对，该位线对包括一个位线BL1和一个互补位线BLB1，并且右侧第n列上的位单元BC连接到另一位线对，该位线对包括另一位线BLn和另一互补位线BLBn。在一些实施例中，n是正整数。例如，n可以是8、16、32或其他合适的数字。为了简洁起见，在图1中仅示出存储器阵列120的两列以供说明。然而，本公开的实施例不限于存储器阵列120中的特定数量的列。
[0022]如图1说明性地示出的，在一些实施例中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：存储器阵列，具有布置在行和列中的多个位单元；多个位线对，每个位线对连接到相应列的位单元；多个字线，每个字线连接到相应行的位单元；调制电路，与至少一个位线对耦合；以及控制信号发生器，与所述调制电路耦合，其中，所述控制信号发生器包括跟踪布线，所述跟踪布线的跟踪长度与所述字线的深度距离正相关，所述控制信号发生器被配置为产生控制信号，所述控制信号参考所述跟踪长度在第一持续时间内切换到第一电压电平，以用于控制所述调制电路。2.根据权利要求1所述的器件，其中，响应于所述控制信号处于与所述第一电压电平不同的第二电压电平，所述调制电路被配置为将所述至少一个位线对中的位线和互补位线相互连接，以使所述位线和所述互补位线上的电压电平相等。3.根据权利要求1所述的器件，其中，响应于所述控制信号处于所述第一电压电平，所述调制电路被配置为将所述至少一个位线对中的位线和互补位线预充电到参考电压电平。4.根据权利要求1所述的器件，还包括：读取/写入电路，耦合到所述至少一个位线对，其中，响应于所述控制信号切换到所述第一电压电平，所述调制电路被停用，并且所述读取/写入电路被配置为访问与所述至少一个位线对连接的位单元。5.根据权利要求1所述的器件，其中，所述跟踪布线包括：第一跟踪段，从所述字线的侧边缘向所述字线的一半位置延伸；以及第二跟踪段，从所述字线的一半位置向所述字线的侧边缘延伸，所述第一跟踪段和所述第二跟踪段的长度之和与所述字线的深度距离正相关。6.根据权利要求1所述的器件，其中，所述控制信号发生器包括：逻辑门，具有第一输入端子、第二输入端子和输出端子，所述逻辑门的所述第一输入端子被配置为接收时钟信号，所述逻辑门的所述第二输入端子被配置为接收通过所述跟踪布线延迟后的时钟信号，并且所述输出端子被配置为产生所述控制信号。7.一种存储器器件，包括：存...

【专利技术属性】
技术研发人员：杨秀丽，万和舟，叶沐阳，孔路平，张铭宏，
申请(专利权)人：台积电南京有限公司台积电中国有限公司，
类型：发明
国别省市：