存储器器件的写入电路制造技术

本公开涉及存储器器件的写入电路。一种器件包括存储器库、第一对写入数据布线、第二对写入数据布线和全局写入电路。第一对写入数据布线连接到存储器库中的第一组。第二对写入数据布线连接到存储器库中的第二组。响应于第一时钟信号，全局写入电路生成第一全局写入信号和第一补码全局写入信号，该第一全局写入信号和第一补码全局写入信号通过第一对写入数据布线发送到存储器库中的第一组。响应于第二时钟信号，全局写入电路生成第二全局写入信号和第二补码全局写入信号，该第二全局写入信号和第二补码全局写入信号通过第二对写入数据布线发送到存储器库中的第二组。线发送到存储器库中的第二组。线发送到存储器库中的第二组。

【技术实现步骤摘要】
存储器器件的写入电路


[0001]本公开总体涉及存储器器件的写入电路。

技术介绍

[0002]电子设备和基于电子的系统需要某种形式的高速存储器器件来存储和取回信息。随机存取存储器(RAM)通常用于集成电路中。嵌入式RAM在高速通信、图像处理和片上系统(SOC)应用中特别流行。RAM包含单个存储器单元的阵列。用户可以对RAM的存储器单元执行读取和写入操作两者。在写入过程中，写入驱动器用于设置连接到存储器器件中的存储器阵列的全局信号线上的电压电平。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种存储器器件，包括：多个存储器库；第一对写入数据布线，连接到所述存储器库中的第一组；第二对写入数据布线，连接到所述存储器库中的第二组；以及全局写入电路，被配置为接收第一时钟信号和第二时钟信号，其中：响应于所述第一时钟信号，所述全局写入电路生成第一全局写入信号和第一补码全局写入信号，所述第一全局写入信号和所述第一补码全局写入信号通过所述第一对写入数据布线发送到所述存储器库中的第一组，响应于所述第二时钟信号，所述全局写入电路生成第二全局写入信号和第二补码全局写入信号，所述第二全局写入信号和所述第二补码全局写入信号通过所述第二对写入数据布线发送到所述存储器库中的第二组。
[0004]根据本公开的另一实施例，提供了一种存储器电路，包括：控制电路，被配置为提供第一时钟信号、第二时钟信号和写入数据信号；第一全局写入驱动器，与第一对写入数据布线耦合，其中，所述第一全局写入驱动器被配置为响应于所述第一时钟信号，根据所述写入数据信号生成第一全局写入信号和第一补码全局写入信号，所述第一全局写入信号和所述第一补码全局写入信号通过所述第一对写入数据布线发送到多个存储器库中的第一组；以及第二全局写入驱动器，与第二对写入数据布线耦合，其中，所述第二全局写入驱动器被配置为响应于所述第二时钟信号，根据所述写入数据信号生成第二全局写入信号和第二补码全局写入信号，所述第二全局写入信号和所述第二补码全局写入信号通过所述第二对写入数据布线发送到所述存储器库中的第二组。
[0005]根据本公开的又一实施例，提供了一种用于存储器的方法，包括；在对多个存储器库中的第一组的第一写入过程期间，提供第一时钟信号以触发第一全局写入驱动器来根据写入数据信号生成第一全局写入信号和第一补码全局写入信号，所述第一全局写入信号和所述第一补码全局写入信号通过第一对写入数据布线发送到所述第一组中的存储器库；以及在对所述存储器库中的第二组的第二写入过程期间，提供第二时钟信号以触发第二全局写入驱动器来根据所述写入数据信号生成第二全局写入信号和第二补码全局写入信号，所述第二全局写入信号和所述第二补码全局写入信号通过第二对写入数据布线发送到所述第二组中的存储器库。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。
[0007]图1是示出根据本公开的各种实施例的存储器器件的示意图。
[0008]图2是示出根据本公开的各种实施例的图1中的全局写入电路、控制电路和数据锁存器的电路结构的示意图。
[0009]图3是示出根据本公开的各种实施例的在图1的存储器器件中生成的相关信号的信号波形。
[0010]图4是示出根据本公开的各种实施例的存储器器件的示意图。
[0011]图5是示出根据本公开的各种实施例的存储器器件的示意图。
[0012]图6是示出根据本公开的各种实施例的存储器器件的示意图。
[0013]图7是示出根据本公开的各种实施例的方法的流程图。
具体实施方式
[0014]下面的公开内容提供了用于实现所提供主题的不同特征的不同的实施例或示例。下文描述了组件和布置等的具体示例以简化本公开。当然，这些仅是示例而不是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]本说明书中使用的术语通常具有它们在本领域以及使用每个术语的特定上下文中的普通含义。本说明书中对示例的使用(包括本文所讨论的任何术语的示例)仅是说明性的，并且绝不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
[0016]将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一元件区分开。例如，在不脱离实施例的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联的所列条目的任何和所有组合。
[0017]如本文中所使用的，术语“包括”、“包含”、“具有”、“含有”、“涉及”等应理解为开放式的，即意指包括但不限于。
[0018]在整个说明书中对“一个实施例”、“实施例”、或“一些实施例”的引用表示结合(一个或多个)实施例描述的特定特征、结构、实施方式或特性包括在本公开的至少一个实施例中。因此，在整个说明书中的各个地方使用短语“在一个实施例中”或“在实施例中”或“在一些实施例中”不一定都指代同一实施例。此外，在一个或多个实施例中，可以以任何合适的方式组合特定特征、结构、实施方式或特性。
[0019]图1是示出根据本公开的各种实施例的存储器器件100的示意图。在图1示意性地
示出的实施例中，存储器器件100包括多个存储器库BK1～BK4，并且每个存储器库BK1～BK4可被单独访问。为了说明的目的，示出了存储器器件100中的这四个存储器库BK1～BK4，但本公开不限于四个存储器库BK1～BK4。例如，存储器器件100可以包括两个、三个、四个、或更多个不同的存储器库。
[0020]在一些实施例中，每个存储器库BK1～BK4包括一个存储器阵列，该存储阵列包括布置在多个行和列上的若干位单元BC。如存储器库BK1的存储器阵列CA1所示，同一列上的这些位单元BC连接到同一位线和同一补码位线。例如，第1列上的位单元BC连接到位线BL1以及补码位线BLB1，并且第n列上的位单元BC连接到位线BLn和补码位线BLBn。类似地，如存储器库BK2的存储器阵列CA2所示，同一列上的这些位单元BC连接到同一位线和同一补码位线。在一些实施例中，存储器库BK3和BK4还包括类似于存储器库BK1和BK2的结构。为了简洁起见，在图1中未完全示出存储器库BK3和BK4的内部结构。
[0021]如图1所示，存储器器件100包括全局写入电路120、控制电路140、数据锁存器16本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：多个存储器库；第一对写入数据布线，连接到所述存储器库中的第一组；第二对写入数据布线，连接到所述存储器库中的第二组；以及全局写入电路，被配置为接收第一时钟信号和第二时钟信号，其中：响应于所述第一时钟信号，所述全局写入电路生成第一全局写入信号和第一补码全局写入信号，所述第一全局写入信号和所述第一补码全局写入信号通过所述第一对写入数据布线发送到所述存储器库中的第一组，响应于所述第二时钟信号，所述全局写入电路生成第二全局写入信号和第二补码全局写入信号，所述第二全局写入信号和所述第二补码全局写入信号通过所述第二对写入数据布线发送到所述存储器库中的第二组。2.根据权利要求1所述的器件，还包括：控制电路，被配置为将所述第一时钟信号、所述第二时钟信号和写入数据信号提供给所述全局写入电路；以及数据锁存器，耦合在所述控制电路和所述全局写入电路之间，所述数据锁存器被配置为存储所述写入数据信号。3.根据权利要求2所述的器件，其中，所述全局写入电路包括：第一全局写入驱动器，耦合在所述数据锁存器和所述第一对写入数据布线之间，其中，所述第一全局写入驱动器被配置为根据存储在所述数据锁存器中的所述写入数据信号来生成所述第一全局写入信号和所述第一补码全局写入信号；以及第二全局写入驱动器，耦合在所述数据锁存器和所述第二对写入数据布线之间，其中，所述第二全局写入驱动器被配置为根据存储在所述数据锁存器中的所述写入数据信号来生成所述第二全局写入信号和所述第二补码全局写入信号。4.根据权利要求3所述的器件，其中，所述全局写入电路还包括：第一门控电路，与所述第一全局写入驱动器耦合，响应于所述第一时钟信号被暂停振荡，所述第一门控电路被配置为禁用所述第一全局写入驱动器并将所述第一对写入数据布线维持在地电平；以及第二门控电路，与所述第二全局写入驱动器耦合，响应于所述第二时钟信号被暂停振荡，所述第二门控电路被配置为禁用所述第二全局写入驱动器并将所述第二对写入数据布线维持在地电平。5.根据权利要求4所述的器件，其中：响应于所述第一时钟信号振荡，所述第一门控电路被配置为使所述第一全局写入驱动器生成所述第一全局写入信号和所述第一补码全局写入信号；以及响应于所述第二时钟信号振荡，所述第二门控电路被配置为使所述第二全局写入驱动器生成所述第二全局写入信号和所...

【专利技术属性】
技术研发人员：杨秀丽，程宽，万和舟，姜炜阳，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：