PIN二极管检测器、制造方法和包括PIN二极管检测器的系统技术方案

本公开涉及PIN二极管检测器、制造方法和包括PIN二极管检测器的系统。一种PIN二极管检测器包括衬底。PIN二极管检测器还包括位于像素区域中的多个PIN二极管阱，其中多个PIN二极管阱中的每一个具有第一掺杂剂类型。PIN二极管检测器还包括位于外围区域中的具有第一掺杂剂类型的连接环阱和多个浮置环阱。PIN二极管检测器还包括包围多个浮置环阱的场阻环阱，其中场阻环阱具有与第一掺杂剂类型相反的第二掺杂剂类型。PIN二极管检测器还包括毯式掺杂区域。毯式掺杂区域连续地延伸穿过整个像素区域和整个外围区域，并且毯式掺杂区域具有第二掺杂剂类型。二掺杂剂类型。二掺杂剂类型。

【技术实现步骤摘要】
PIN二极管检测器、制造方法和包括PIN二极管检测器的系统


[0001]本公开涉及PIN二极管检测器、制造方法和包括PIN二极管检测器的系统。

技术介绍

[0002]PIN二极管由n型掺杂区域和p型掺杂区域之间的未掺杂或轻掺杂半导体区域形成。PIN二极管可用于检测不同能级的光子。包括PIN二极管的光电检测器包括由外围区域包围的检测区域或像素区域。检测区域是光子转换成电信号的地方。外围区域是逻辑器件、密封圈、隔离结构或其它类型的结构所在的地方。光电检测器包括在未掺杂或轻掺杂的衬底中具有不同掺杂剂类型的掺杂阱。掺杂阱外的衬底中的掺杂浓度在整个衬底中基本恒定。
[0003]在制造过程中，在晶圆上形成各种阱和其它结构。晶圆包含大量分布在晶圆上的器件，例如光电检测器。将晶圆切片，从而将器件彼此分隔开，以便将器件并入集成电路或系统中。在一些实例中，切片过程使用切开衬底以便将器件彼此分隔开的锯子。这种切片过程会在衬底的晶体结构中引入缺陷。一旦器件被集成到集成电路或系统中，这些缺陷就会提供电流泄漏的途径。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种PIN二极管检测器，包括：衬底，其中所述衬底包括像素区域和外围区域，并且所述外围区域包围所述像素区域；多个PIN二极管阱，位于所述像素区域中，其中所述多个PIN二极管阱中的每一个具有第一掺杂剂类型；连接环阱，位于所述外围区域中，其中所述连接环阱具有所述第一掺杂剂类型；多个浮置环阱，包围所述连接环阱，其中所述多个浮置环阱中的每一个具有所述第一掺杂剂类型；场阻环阱，包围所述多个浮置环阱，其中所述场阻环阱具有与所述第一掺杂剂类型相反的第二掺杂剂类型；以及毯式掺杂区域，其中所述毯式掺杂区域连续地延伸穿过整个所述像素区域和整个所述外围区域，并且所述毯式掺杂区域具有所述第二掺杂剂类型。
[0005]根据本公开的另一实施例，提供了一种制作PIN二极管检测器的方法，所述方法包括：将多个PIN二极管阱注入衬底的像素区域中，其中所述多个PIN二极管阱中的每一个具有第一掺杂剂类型；将连接环阱注入所述衬底的外围区域中，其中所述外围区域包围所述像素区域，并且所述连接环阱具有所述第一掺杂剂类型；将多个浮置环阱注入所述衬底的外围区域中，其中所述多个浮置环阱中的每一个具有所述第一掺杂剂类型；围绕所述多个浮置环阱注入场阻环阱，其中所述场阻环阱具有与所述第一掺杂剂类型相反的第二掺杂剂类型；以及毯式掺杂所述衬底的像素区域和外围区域，以限定在所述像素区域和所述外围区域上连续的毯式掺杂区域，其中所述毯式掺杂区域具有所述第二掺杂剂类型。
[0006]根据本公开的又一实施例，提供了一种PIN二极管检测器系统，所述系统包括：源，被配置为发射电磁辐射；PIN二极管检测器，被配置为检测所述电磁辐射，其中所述PIN二极管检测器包括：衬底，其中所述衬底包括像素区域和外围区域，并且所述外围区域包围所述
像素区域；多个PIN二极管阱，位于所述像素区域中，其中所述多个PIN二极管阱中的每一个具有第一掺杂剂类型；连接环阱，位于所述外围区域中，其中所述连接环阱具有所述第一掺杂剂类型；多个浮置环阱，包围所述连接环阱，其中所述多个浮置环阱中的每一个具有所述第一掺杂剂类型；场阻环阱，包围所述多个浮置环阱，其中所述场阻环阱具有与所述第一掺杂剂类型相反的第二掺杂剂类型；以及毯式掺杂区域，其中所述毯式掺杂区域连续地延伸穿过整个所述像素区域和整个所述外围区域，并且所述毯式掺杂区域具有所述第二掺杂剂类型；以及显示器，被配置为显示与检测到的电磁辐射相对应的图像。
附图说明
[0007]在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。要注意的是，根据行业的标准惯例，各种特征并未按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或减小。
[0008]图1A是根据一些实施例的PIN二极管检测器的俯视图。
[0009]图1B是根据一些实施例的PIN二极管检测器的截面图。
[0010]图2是根据一些实施例的检测器系统的框图。
[0011]图3是根据一些实施例的击穿电压与泄漏相比的曲线图。
[0012]图4包括根据一些实施例的PIN二极管检测器内的耗尽区域的示意图。
[0013]图5是根据一些实施例的制造PIN二极管检测器的方法的流程图。
[0014]图6A
‑
图6F是根据一些实施例的在各个制造阶段期间的PIN二极管检测器的截面图。
[0015]图7是根据一些实施例的制造PIN二极管检测器的方法的流程图。
[0016]图8A
‑
图8C是根据一些实施例的在各个制造阶段期间的PIN二极管检测器的截面图。
具体实施方式
[0017]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。以下描述了组件、值、操作、材料、布置等的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。可以预见其它组件、值、操作、材料、布置等。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触的方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0018]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其它方式定向(旋转90度或处于其它朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
[0019]PIN二极管在厚度方向上具有基本均匀的衬底掺杂剂浓度。由于在切片过程期间
损坏衬底的晶体结构而形成了电流路径，导致在其中形成的阱具有电流泄漏增大和击穿电压更低的风险。PIN二极管在检测器或像素区域下具有耗尽区域，以允许检测入射到PIN二极管上的光子。在厚度方向上具有基本均匀的衬底掺杂剂浓度的PIN二极管中，耗尽区域从检测区域或像素区域穿过外围区域延伸到将晶圆切片以将形成在同一晶圆上的PIN二极管分隔开的区域中。
[0020]如上所述，切片过程会损坏衬底的晶体结构。受损的晶体结构为载流子在衬底中的移动提供了更多的路径。当耗尽区域到达衬底的受损晶体结构时，衬底内的泄漏电流增加。由于泄漏电流增加，PIN二极管的击穿电压降低。较低的击穿电压增加了在作为检测器或在其它实现方式中的操作期间形成PIN二极管的晶体管的缺陷的风险。PIN二极管内的缺陷会增加图像捕捉不准确的风险，甚至会导致整个器件出现故障。
[0021]为了减少耗尽区域延伸到像素区域或检测区域之外的距离，包括在PIN二极管上掺杂剂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PIN二极管检测器，包括：衬底，其中所述衬底包括像素区域和外围区域，并且所述外围区域包围所述像素区域；多个PIN二极管阱，位于所述像素区域中，其中所述多个PIN二极管阱中的每一个具有第一掺杂剂类型；连接环阱，位于所述外围区域中，其中所述连接环阱具有所述第一掺杂剂类型；多个浮置环阱，包围所述连接环阱，其中所述多个浮置环阱中的每一个具有所述第一掺杂剂类型；场阻环阱，包围所述多个浮置环阱，其中所述场阻环阱具有与所述第一掺杂剂类型相反的第二掺杂剂类型；以及毯式掺杂区域，其中所述毯式掺杂区域连续地延伸穿过整个所述像素区域和整个所述外围区域，并且所述毯式掺杂区域具有所述第二掺杂剂类型。2.根据权利要求1所述的PIN二极管检测器，其中，所述毯式掺杂区域的深度的范围为从0.5微米μm至1.5μm。3.根据权利要求1所述的PIN二极管检测器，其中，所述毯式掺杂区域中的掺杂剂浓度的范围为从1
×
10
14
掺杂剂/cm3至1
×
10
15
掺杂剂/cm3。4.根据权利要求1所述的PIN二极管检测器，其中，所述衬底包括切片边缘，并且所述衬底包括受损区域，与所述衬底的像素区域的晶体结构相比，在所述受损区域中所述衬底的与所述切片边缘相邻的晶体结构受损。5.根据权利要求4所述的PIN二极管检测器，还包括耗尽区域，位于所述像素区域中的衬底中，其中，所述耗尽区域延伸至所述外围区域中，并且整个所述耗尽区域与所述受损区域分隔开。6.根据权利要求4所述的PIN二极管检测器，其中，所述耗尽区域在所述像素区域的中心区域中的底表面是基本平面的。7.根据权利要求1所述的PIN二极管检测器，其中，所述多个浮置环阱的数量...

【专利技术属性】
技术研发人员：李连杰，韩峰，张璐，陆胜天，桂林春，张成林，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：