半导体器件及半导体器件的制造方法技术

半导体器件(1A)具备：在一面(2a)侧具有包含凹部(4)而构成的凹凸结构(K)的半导体层(2)、设置于半导体层(2)的一面(2a)的第一电极膜(第一蒸镀膜)(3A)、以及设置于凹部(4)的底面(4c)的第二电极膜(第二蒸镀膜)(3B)，并设置有截面积相对于凹部(4)的开口部分(4b)侧的部分扩大的扩大部分(J)。分扩大的扩大部分(J)。分扩大的扩大部分(J)。

【技术实现步骤摘要】
半导体器件及半导体器件的制造方法


[0001]本公开涉及半导体器件及半导体器件的制造方法。

技术介绍

[0002]作为以往的半导体器件，例如有日本特开2007
‑
273832号公报所记载的光电二极管。该以往的光电二极管在半导体层的表面上设置有梳型的周期性凹凸结构。在周期性凹凸结构中，在凸部的顶面上配置有第一电极，在凹部的底面上配置有第二电极。在该光电二极管中，通过第一电极及第二电极激励基于入射光的表面等离子体共振(surfaceplasmon resonance)。通过被激励的表面等离子体激元，在第一电极及第二电极中的至少一方和半导体的界面激励包含近场光的光子。通过近场光在第一电极附近及第二电极附近的半导体层内的耗尽层中产生电子
·
空穴对，获得光电流。

技术实现思路

[0003]在如上所述的半导体器件的制造中，可采用在设置有凹凸结构的半导体层上形成金属等蒸镀膜的方法。在该情况下，为了形成一对电极等目的，将半导体层的一面的蒸镀膜和凹部的底部的蒸镀膜电分离是重要的。然而，在实际的蒸镀的情况下，不仅是作为目标位置的半导体层的一面及凹部的底面，连在凹部的内壁面上都附着蒸镀膜，作为结果，认为蒸镀膜彼此电连接。
[0004]本公开为了解决上述技术问题而完成，目的在于提供一种能够将凹凸结构中的蒸镀膜适宜地分离的半导体器件及半导体器件的制造方法。
[0005]本公开的一方面提供一种半导体器件，其具备：半导体层，其在一面侧具有包含凹部而构成的凹凸结构；第一蒸镀膜，其设置于半导体层的一面；和第二蒸镀膜，其设置于凹部的底面，在凹部设置有截面积相对于该凹部的开口部分侧的部分扩大的扩大部分。
[0006]在该半导体器件中，在凹部设置有截面积相对于该凹部的开口部分侧的部分扩大的扩大部分。在具有这样的扩大部分的凹部，在形成蒸镀膜时，能够在凹部的内壁面形成从开口部分进入凹部内的原子接触不到的部分。因此，能够将设置于半导体层的一面的第一蒸镀膜和设置于凹部的底面的第二蒸镀膜适宜地分离。
[0007]也可以是，在凹部的内壁面设置有使中间部分相对于该凹部的开口部分更狭窄的狭窄部。在狭窄部，凹部的截面积在暂时减少后扩大。因此，在形成蒸镀膜时，能够在凹部的内壁面更可靠地形成从开口部分进入凹部内的原子接触不到的部分。
[0008]狭窄部可以由第一倾斜面和第二倾斜面构成，所述第一倾斜面朝向凹部的底面侧逐渐减少凹部的截面积，所述第二倾斜面与第一倾斜面连续，朝向凹部的底面侧逐渐增加凹部的截面积。在该情况下，能够使第二倾斜面作为从开口部分进入凹部内的原子接触不到的面发挥作用。因此，能够将设置于凸部的顶面的第一蒸镀膜和设置于凹部的底面的第二蒸镀膜更可靠地分离。
[0009]第一倾斜面可以与凹部的开口部分连续。在该情况下，由于狭窄部与凹部的开口
部分连续，所以能够使第一蒸镀膜和第二蒸镀膜的分离位置靠近凹部的开口部分。由此，能充分地确保第一蒸镀膜和第二蒸镀膜之间的距离，进行两者更可靠的分离。特别是在将半导体器件设为表面入射(从半导体层的一面侧的光入射)的情况下，通过开口部分处的折射率连续地变化，从而实现反射损耗的抑制。
[0010]第一倾斜面可以与凹部的开口部分分离。在该情况下，因为狭窄部与凹部的开口部分分离，所以能够使第一蒸镀膜和第二蒸镀膜的分离位置远离凹部的开口部分。由此，特别是在将半导体器件设为背面入射(从半导体层的另一面侧的光入射)的情况下，抑制来自开口部分的漏光，实现光的吸收效率的提高。
[0011]第一蒸镀膜及第二蒸镀膜也可以为金属膜。在该情况下，通过将第一蒸镀膜及第二蒸镀膜用作电极、散射体、反射膜、近场激励源等各种功能膜，从而能够构成MSM光电检测器或利用近场激励效应的光电检测器。
[0012]可以在半导体层的一面侧，在半导体层与金属膜之间设置有绝缘膜或电介质膜。根据这样的结构，例如在将金属膜用作电极的情况下，实现暗电流的抑制。
[0013]也可以是，半导体层包含第一导电型半导体层及第二导电型半导体层，凹部贯通第二导电型半导体层并在第一导电型半导体层内延伸，狭窄部位于第二导电型半导体层。在该情况下，通过将第二蒸镀膜用作近场激励源，从而能够构成利用近场激励效应的光电检测器。
[0014]本公开的一方面提供一种半导体器件的制造方法，其具备：加工工序，在半导体层的一面侧形成包含凹部而构成的凹凸结构；以及蒸镀工序，在半导体层的一面侧通过蒸镀而进行成膜，在半导体层的一面上形成第一蒸镀膜，并且在凹部的底面上形成第二蒸镀膜，加工工序具有基于各向异性蚀刻的第一工序和接在第一工序之后的包含各向同性蚀刻的第二工序。
[0015]在该半导体器件的制造方法中，通过将基于各向异性蚀刻的第一工序和其后的包含各向同性蚀刻的第二工序组合，从而实施在半导体层的一面侧形成凹凸结构的加工工序。在各向异性蚀刻中，伴随工艺的进行而形成的凹部的宽度恒定或者逐渐变窄。另一方面，在各向同性蚀刻中，在工艺的进行初期，凹部的宽度逐渐变宽，在凹部形成截面积相对于该凹部的开口部分侧的部分扩大的扩大部分。此外，在形成扩大部分后，也可以垂直地继续蚀刻，以使得凹部的宽度成为一定的范围。
[0016]也可以在第一工序中，使用反应性离子蚀刻作为各向异性蚀刻，并在包含各向同性蚀刻的第二工序中，使用博世(Bosch)工艺。通过反应性离子蚀刻及博世工艺的组合，能够简便且高精度地形成扩大部分。
附图说明
[0017]图1中，(a)是表示本公开的第一实施方式的半导体器件的结构的示意性截面图，(b)是其俯视图。
[0018]图2中，(a)及(b)是表示半导体器件的制造工序的一例的流程图。
[0019]图3中，(a)及(b)是表示图2的后续的工序的一例的流程图。
[0020]图4中，(a)及(b)是表示对于比较例的一个方式的半导体层的蒸镀工序的情形的示意性截面图。
[0021]图5中，(a)及(b)是表示对于比较例的另一方式的半导体层的蒸镀工序的情形的示意性截面图。
[0022]图6中，(a)及(b)是表示对于实施例的一个方式的半导体层的蒸镀工序的情形的示意性截面图。
[0023]图7中，(a)及(b)是表示对于实施例的另一方式的半导体层的蒸镀工序的情形的示意性截面图。
[0024]图8中，(a)是表示本公开的第二实施方式的半导体器件的结构的示意性截面图，(b)是其俯视图。
[0025]图9中，(a)是表示本公开的第三实施方式的半导体器件的结构的示意性截面图，(b)是其俯视图。
[0026]图10中，(a)是表示本公开的第四实施方式的半导体器件的结构的示意性截面图，(b)是其俯视图，(c)是表示(a)的变形例的示意性截面图。
[0027]图11中，(a)是表示本公开的第五实施方式的半导体器件的结构的示意性截面图，(b)是其俯视图。
[0028]图12中，(a)是表示本公开的第六实施方式的半导体器件的结构的示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其中，具备：半导体层，其在一面侧具有包含凹部而构成的凹凸结构；第一蒸镀膜，其设置于所述半导体层的所述一面；及第二蒸镀膜，其设置于所述凹部的底面，在所述凹部设置有截面积相对于该凹部的开口部分侧的部分扩大的扩大部分。2.根据权利要求1所述的半导体器件，其中，在所述凹部的内壁面设置有使中间部分相对于该凹部的开口部分变得狭窄的狭窄部。3.根据权利要求2所述的半导体器件，其中，所述狭窄部由第一倾斜面和第二倾斜面构成，所述第一倾斜面朝向所述凹部的底面侧逐渐减少所述凹部的截面积，所述第二倾斜面与所述第一倾斜面连续，且朝向所述凹部的底面侧逐渐增加所述凹部的截面积。4.根据权利要求3所述的半导体器件，其中，所述第一倾斜面与所述凹部的开口部分连续。5.根据权利要求3所述的半导体器件，其中，所述第一倾斜面与所述凹部的开口部分分离。6.根据权利要求1～5中任一项所述的半导体器件，其中，所述第一蒸镀膜及所述第二蒸镀膜为金属膜。7.根...

【专利技术属性】
技术研发人员：董伟，广瀬和义，
申请(专利权)人：浜松光子学株式会社，
类型：发明
国别省市：