半导体器件及其使用方法技术

本申请涉及半导体器件及其使用方法。半导体器件包括衬底中的第一掺杂区，其中第一掺杂区具有第一掺杂剂类型。半导体器件还包括衬底中的第二掺杂区，其中第二掺杂区具有与第一掺杂剂类型相反的第二掺杂剂类型。半导体器件还包括在衬底上的硅化物结构，其中硅化物结构包括主体和硅化物延伸部。半导体器件还包括在衬底上的多个第一栅极结构，其中多个第一栅极结构的相邻栅极结构之间的空间包括第一区域和第二区域，硅化物延伸部延伸到第一区域中，第一掺杂区在第一区域下方的衬底中，第二掺杂区在第二区域下方的衬底中。在第二区域下方的衬底中。在第二区域下方的衬底中。

【技术实现步骤摘要】
半导体器件及其使用方法


[0001]本公开涉及半导体器件及其使用方法。

技术介绍

[0002]向衬底施加偏置电压有助于控制在该衬底上制造的器件的阈值电压。阈值电压是用于激活晶体管以从非导通状态转变为导通状态的信号的电压电平。在某些情况下，该偏置电压可用于降低阈值电压，以便利用具有较低电压的信号来操作该器件。
[0003]为了可靠地制造器件，器件中的导电结构被放大以帮助确保导电路径的形成，而不管制造工艺期间的偏移误差如何。在某些情况下，将非本征栅极添加到栅极结构中，以帮助拾取偏置电压。非本征栅极是在两个维度上扩展栅极的导电结构，即，通过包括非本征栅极来增加栅极结构的长度和宽度。包括非本征栅极增加了整个栅极结构的尺寸。另外，非本征栅极还被设计为满足设计间隔规则，其确定能够可靠地制造器件的不同组件的距离。在某些情况下，包括非本征栅极结构导致整个栅极结构具有L形或T形。

技术实现思路

[0004]根据本公开的第一方面，提供了一种半导体器件，所述半导体器件包括：第一掺杂区，在衬底中，其中，所述第一掺杂区具有第一掺杂剂类型；第二掺杂区，在所述衬底中，其中，所述第二掺杂区具有与所述第一掺杂剂类型相反的第二掺杂剂类型；硅化物结构，在所述衬底上，其中，所述硅化物结构包括主体和硅化物延伸部；以及多个第一栅极结构，在所述衬底上，其中，所述多个第一栅极结构的相邻栅极结构之间的空间包括第一区域和第二区域，所述硅化物延伸部延伸到所述第一区域中，所述第一掺杂区在所述第一区域下方的衬底中，并且所述第二掺杂区在所述第二区域下方的衬底中。
[0005]根据本公开的第二方面，提供了一种半导体器件，所述半导体器件包括：n掺杂区，在衬底中；p掺杂区，在所述衬底中；硅化物结构，在所述n掺杂区上方，其中，所述硅化物结构包括主体和硅化物延伸部；以及多个第一栅极结构，在所述衬底上，其中，所述n掺杂区延伸到所述衬底的被所述多个第一栅极结构的相邻栅极结构暴露的空间中，并且所述硅化物延伸部在所述多个第一栅极结构的相邻栅极结构之间延伸。
[0006]根据本公开的第三方面，提供了一种偏置衬底的方法，所述方法包括：将硅化物结构电连接到偏置电压源；将由所述硅化物结构接收的偏置电压传导到从所述硅化物结构的主体延伸的硅化物延伸部，其中，所述硅化物延伸部在多个第一栅极结构的相邻栅极结构之间延伸；以及将所述偏置电压从所述硅化物延伸部转移到所述多个第一栅极结构的相邻栅极结构下方的衬底的掺杂区中。
附图说明
[0007]当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚起见，各种特征的尺寸可
以任意增大或减小。
[0008]图1是根据一些实施例的半导体器件的俯视图。
[0009]图2是根据一些实施例的半导体器件的一部分的俯视图。
[0010]图3是根据一些实施例的半导体器件的沿第一截面的截面图。
[0011]图4是根据一些实施例的半导体器件的沿第二截面的截面图。
[0012]图5是根据一些实施例的半导体器件的沿第三截面的截面图。
[0013]图6是根据一些实施例的半导体器件的沿第四截面的截面图。
[0014]图7是根据一些实施例的半导体器件的沿第五截面的截面图。
[0015]图8是根据一些实施例的半导体器件的俯视图。
[0016]图9是根据一些实施例的半导体器件的一部分的俯视图。
[0017]图10是根据一些实施例的半导体器件的沿第一截面的截面图。
[0018]图11是根据一些实施例的半导体器件的沿第二截面的截面图。
[0019]图12是根据一些实施例的半导体器件的使用方法的流程图。
具体实施方式
[0020]以下公开提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。以下描述组件、值、操作、材料、布置等的特定示例以简化本公开。当然，这些仅仅是示例，并且不旨在进行限制。可以预期其他组件、值、操作、材料、布置等。例如，在下面的描述中，在第二特征上或之上形成第一特征可以包括直接接触地形成第一和第二特征的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征使得第一和第二特征可以不直接接触的实施例。另外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0021]此外，为了便于描述，本文中可以使用空间相对术语，例如“在...之下”、“在...下方”、“下方的”、“在...上”、“上面的”等，以描述如图所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。除了在图中描述的定向之外，空间相对术语还旨在涵盖器件在使用或操作中的不同定向。装置可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。
[0022]如上所述，为了帮助拾取偏置电压，在栅极结构中包括非本征栅极增加了器件的尺寸。不仅非本征栅极增加了整个栅极结构的尺寸，而且用于可靠地制造非本征栅极的设计规则间隔进一步增加了器件的尺寸。为了避免在用于拾取偏置电压的栅极结构中使用非本征栅极结构，在相邻的拾取栅极结构之间延伸硅化物材料。另外，掺杂区也延伸到相邻栅极结构之间的空间中。通过在相邻栅极结构之间包括硅化物区和掺杂区，将偏置电压可靠地提供给给器件体，并且减小了器件的整体尺寸。在一些实施例中，与在拾取栅极结构中包括非本征栅极结构的器件相比，器件的尺寸减小范围为约13％到约25％。
[0023]此外，减小了器件内的拾取栅极结构与其他栅极结构之间的寄生电容。在一些实施例中，与在拾取栅极结构中包括非本征栅极结构的器件相比，寄生电容减小了约13％。与具有较高寄生电容的器件相比，减小器件内的寄生电容有助于器件更快地操作。
[0024]图1是根据一些实施例的半导体器件100的俯视图。半导体器件100是金属氧化物半导体(MOS)结构。半导体器件100的以下描述基于p型MOS(PMOS)结构。然而，本领域普通技
术人员将认识到，在以下描述中，通过改变掺杂剂类型，本公开也可应用于n型MOS(NMOS)结构。
[0025]半导体器件100包括围绕半导体器件100的周边的n阱102。n掺杂区104在衬底中，并在第一方向上延伸穿过半导体器件100。p掺杂区106在衬底中，并且与n掺杂区104隔开。隔离结构108围绕p掺杂区106。第一拾取栅极结构110a和第二拾取栅极结构110b(统称为拾取栅极结构110)在垂直于第一方向的第二方向上延伸。拾取栅极结构110在p掺杂区106和n掺杂区104的一部分上方延伸。第一操作栅极结构120a和第二操作栅极结构120b(统称为操作栅极结构120)与拾取栅极结构110相邻。第二操作栅极结构120b包括本征部分120b
’
和非本征部分120b”。非本征部分120b”是非本征栅极结构的示例。操作栅极结构1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一掺杂区，在衬底中，其中，所述第一掺杂区具有第一掺杂剂类型；第二掺杂区，在所述衬底中，其中，所述第二掺杂区具有与所述第一掺杂剂类型相反的第二掺杂剂类型；硅化物结构，在所述衬底上，其中，所述硅化物结构包括主体和硅化物延伸部；以及多个第一栅极结构，在所述衬底上，其中，所述多个第一栅极结构的相邻栅极结构之间的空间包括第一区域和第二区域，所述硅化物延伸部延伸到所述第一区域中，所述第一掺杂区在所述第一区域下方的衬底中，并且所述第二掺杂区在所述第二区域下方的衬底中。2.根据权利要求1所述的半导体器件，其中，所述多个第一栅极结构中的每个第一栅极结构具有I形。3.根据权利要求1所述的半导体器件，还包括多个第二栅极结构，其中，所述多个第二栅极结构中的每个第二栅极结构具有T形。4.根据权利要求1所述的半导体器件，其中，所述硅化物延伸部包括与所述多个第一栅极结构的相邻栅极结构直接接触的第一部分。5.根据权利要求4所述的半导体器件，其中，所述硅化物延伸部包括与所述多个第一栅极结构中的每个相邻栅极结构隔开的第二部分。6.根据权利要求1所述的半导体器件，其中，所述硅化物延伸部直接接触所述多个第...

【专利技术属性】
技术研发人员：王明鉴，王新泳，陈村村，钟嘉良，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：