一种集成结势垒肖特基二极管的SiCMOSFET及其制作方法技术

本发明专利技术属于功率半导体器件技术领域，涉及一种集成结势垒肖特基二极管的SiCMOSFET及其制作方法。本发明专利技术通过在SiC MOSFET的三维y方向上集成一个结势垒肖特基二极管，可以在不增加SiC MOSFET元胞宽度的同时，有效的改善寄生体二极管的正向开启压降过大和反向恢复时间过长等问题，并且与内部集成SBD相比，集成的结势垒肖特基二极管具有更小的反向漏电流。本发明专利技术集成结势垒肖特基二极管的方式不需要额外增加有源区面积，集成度更高。同时，通过三维y方向N+与P+的间隔分布，在SiCMOSFET的源极引入了镇流电阻，提高器件的热稳定性，有效改善器件在实际应用中的可靠性。器件在实际应用中的可靠性。器件在实际应用中的可靠性。

Sicmosfet with integrated junction barrier Schottky diode and its fabrication method

【技术实现步骤摘要】
一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法。

技术介绍

[0002]功率半导体器件作为电力电子系统中的核心元件，自上世纪70年代专利技术以来，一直作为生产和生活中不可或缺的重要电子元件。金属氧化物半导体场效应晶体管(MOSFET)结构是在20世纪70年代中期发展起来的，与双极型晶体管BJT相比性能有了很大的提升，双极型晶体管结构的主要问题是高压应用时电流增益低，并且由于漂移区的少子注入电荷存储时间较长，导致功率双极型晶体管不能在高频下工作。在感性负载应用时，硬开关过程会导致破坏性失效。在器件应用这一方面，用电压控制器件代替电流控制可以规避这一问题，MOSFET栅结构输入阻抗高，驱动简单，高频领域开关性能优越，可以承受高压大电流，因而发展为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、通信、家用电器及航空航天各个领域，MOSFET的运用也极大地改善了电力电子系统的性能。
[0003]在过去的几十年里，硅功率器件的性能得到了显著的提升，然而，这些器件正在接近由硅的基本材料特性所限定的性能极限，进一步性能的提升只有通过迁移到更强大的半导体材料，碳化硅(SiC)是一种有着优异物理特性和电气性能的宽禁带半导体材料，适合作为高电压、低损耗功率器件的衬底材料。将SiC材料应用于功率MOSFET器件中必定会进一步提升各项性能，让器件在实际应用中发挥更大的作用。
[0004]近些年来，SiC MOSFET已经成功商用，并表现出优良的性能，在一些应用场合中，SiC MOSFET的性能已经可以与Si基IGBT相比拟，但在一些关键参数上仍有优化的空间，特别是如何进一步减小导通电阻Rds,on，减小栅电极与漏电极间电荷Qgd以及栅电极与漏电极间电容Cgd，从而改善器件的高频品质因数(HF
‑
FOM)。在性能上通过优化阈值电压和提高正向阻断电压来获得更好的器件性能。图1为传统平面栅SiC MOSFET半元胞结构示意图。当SiC MOSFET应用于感性负载电路中，通常需要在电路中并联一个续流二极管，当感性负载的电流突然增大或减小时，负载两端会产生突变电压，这将有可能破坏器件或其他元件，当配合续流二极管使用时，负载电流可以平缓的变化，从而避免电压的突变，对器件起到一定的保护作用，但由于SiC MOSFET的寄生体二极管存在严重的双极退化现象、开启时压降较大以及在关断时存在严重的反向恢复现象，这将不可避免的增大器件的开关损耗，所以SiC MOSFET的寄生体二极管不适合作为续流二极管使用，因此，通常会在电路中并联一个续流二极管，虽然该续流二极管避免了SiC MOSFET的寄生体二极管问题，但也会额外的增加设计成本，并且外部并联的续流二极管与SiC MOSFET之间存在金属互连问题，这会导致器件的可靠性降低，电容和开关损耗也会增大。正因为存在上述问题，所以尝试在SiC MOSFET内部集成一个二极管来实现这一功能，既避免了寄生体二极管问题，又不用在器件外部单独并联一个续流二极管，由于肖特基势垒二极管(SBD)的开启压降较低，且反向恢复过程非常短，所以通常选择集成SBD来实现续流二极管的作用，但SBD存在一个较为严重的问题，就是
在高反向偏压下由于肖特基势垒下降所导致的相对较大的反向漏电流，这将导致一个难以忽略的关态损耗，所以需要集成一种新型的二极管来改善这一问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是针对现有技术存在的问题，提供一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法。本专利技术通过在SiC MOSFET的源极金属接触区三维y方向上集成一个结势垒肖特基二极管，可以在不增加SiC MOSFET元胞宽度的同时，有效的改善寄生体二极管的正向开启压降过大和反向恢复时间过长等问题。且与集成SBD相比，集成结势垒肖特基二极管具有更小的反向漏电流。通过三维y方向上N+与P+的间隔分布，在SiC MOSFET的源极引入了镇流电阻，提高器件的热稳定性，有效改善器件在实际应用中的可靠性。
[0006]为解决上述技术问题，本专利技术实施例提供一种集成结势垒肖特基二极管的SiC MOSFET，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其半元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部漏极金属10、N型衬底层1和N
‑
漂移区2；沿X轴方向，所述N
‑
漂移区2的顶层一侧具有P型基区3，所述P型基区3的顶层一侧具有侧面相互接触的N+源区4和P+源区5，所述P+源区5靠近所述N
‑
漂移区2的侧面设置；沿Y轴方向，所述N
‑
漂移区2的顶层具有间隔式分布的所述P型基区3，所述P型基区3的顶层具有侧面相互接触的N+源区4和P+源区5，且所述P+源区5位于所述N+源区4的两侧；
[0007]沿Z轴方向，所述N
‑
漂移区2的第一部分、所述N+源区4的第一部分和所述P型基区3上具有栅结构，部分P+源区5、沿Y轴方向上分布的P+源区5之间的N+源区4的第二部分以及沿Y轴方向上分布的P型基区3之间的所述N
‑
漂移区2的第二部分上具有源极金属9，所述源极金属9和所述栅结构之间具有介质层8；
[0008]沿Y轴方向，所述源极金属9与N+源区4和P+源区5形成欧姆接触，所述源极金属9与所述N
‑
漂移区2形成肖特基接触，在其内部集成了一个结势垒肖特基二极管。
[0009]在上述技术方案的基础上，本专利技术还可以做如下改进。
[0010]进一步的，所述栅结构下方的N+源区4的掺杂浓度低于所述源极金属9下方的N+源区4的掺杂浓度。
[0011]进一步的，所述P+源区5的结深与所述P型基区3的结深相同。
[0012]进一步的，所述N
‑
漂移区2的顶层还具有载流子存储层11，所述载流子存储层11的掺杂浓度高于所述N
‑
漂移区2的掺杂浓度，所述载流子存储层11的结深大于或小于所述P型基区3的结深。
[0013]为解决上述技术问题，本专利技术实施例提供一种集成结势垒肖特基二极管的SiC MOSFET，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其半元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部漏极金属10、N型衬底层1和N
‑
漂移区2；沿X轴方向，所述N
‑
漂移区2的顶层一侧具有P型基区3，所述P型基区3的顶层一侧具有侧面相互接触的N
‑
区12和P+源区5，所述P+源区5靠近所述N
‑
漂移区2的侧面设置；沿Y轴方向，所述N
‑
漂移区2的顶层具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成结势垒肖特基二极管的SiC MOSFET，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其半元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部漏极金属(10)、N型衬底层(1)和N
‑
漂移区(2)；沿X轴方向，所述N
‑
漂移区(2)的顶层一侧具有P型基区(3)，所述P型基区(3)的顶层一侧具有侧面相互接触的N+源区(4)和P+源区(5)，所述P+源区(5)靠近所述N
‑
漂移区(2)的侧面设置；沿Y轴方向，所述N
‑
漂移区(2)的顶层具有间隔式分布的所述P型基区(3)，所述P型基区(3)的顶层具有侧面相互接触的N+源区(4)和P+源区(5)，且所述P+源区(5)位于所述N+源区(4)的两侧；沿Z轴方向，所述N
‑
漂移区(2)的第一部分、所述N+源区(4)的第一部分和所述P型基区(3)上具有栅结构，部分P+源区(5)、沿Y轴方向上分布的P+源区(5)之间的N+源区(4)的第二部分以及沿Y轴方向上分布的P型基区(3)之间的所述N
‑
漂移区(2)的第二部分上具有源极金属(9)，所述源极金属(9)和所述栅结构之间具有介质层(8)；沿Y轴方向，所述源极金属(9)与N+源区(4)和P+源区(5)形成欧姆接触，所述源极金属(9)与所述N
‑
漂移区(2)形成肖特基接触，在其内部集成了一个结势垒肖特基二极管。2.根据权利要求1所述的一种集成结势垒肖特基二极管的SiC MOSFET，其特征在于，所述栅结构下方的N+源区(4)的掺杂浓度低于所述源极金属(9)下方的N+源区(4)的掺杂浓度。3.根据权利要求1所述的一种集成结势垒肖特基二极管的SiC MOSFET，其特征在于，所述P+源区(5)的结深与所述P型基区(3)的结深相同。4.根据权利要求1
‑
3任一项所述的一种集成结势垒肖特基二极管的SiC MOSFET，其特征在于，所述N
‑
漂移区(2)的顶层还具有载流子存储层(11)，所述载流子存储层(11)的掺杂浓度高于所述N
‑
漂移区(2)的掺杂浓度，所述载流子存储层(11)的结深大于或小于所述P型基区(3)的结深。5.一种集成结势垒肖特基二极管的SiC MOSFET，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其半元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部漏极金属(10)、N型衬底层(1)和N
‑
漂移区(2)；沿X轴方向，所述N
‑
漂移区(2)的顶层一侧具有P型基区(3)，所述P型基区(3)的顶层一侧具有侧面相互接触的N
‑
区(12)和P+源区(...

【专利技术属性】
技术研发人员：张金平，吴庆霖，陈伟，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：