一种具有额外电极的折叠硅LDMOS及其制作方法技术

技术编号:34260741 阅读:48 留言:0更新日期:2022-07-24 13:46
本发明专利技术提供了一种具有额外电极的折叠硅LDMOS及其制作方法,以解决现有技术中延伸的金属栅电极末端的高电场峰限制了器件击穿电压提升的技术问题。本发明专利技术包括P型衬底,栅氧化层和场氧化层,P型阱区以及N型漂移区,设置在P型阱区上的P型源区和N型源区,设置在N型漂移区上的第一N型环、第二N型环以及N型漏区,设置在N型源区和P型源区交界处上方的源极电极,设置在N型漏区上方的漏极电极,设置在栅氧化层和场氧化层交界处上方的金属栅电极,设置在场氧化层上方的额外电极;额外电极用于施加正向偏置电压;额外电极与金属栅电极之间设置有第一间隙;额外电极与漏极电极之间设置有第二间隙。本发明专利技术还提供了该器件的制作方法。本发明专利技术还提供了该器件的制作方法。本发明专利技术还提供了该器件的制作方法。

A folded silicon LDMOS with additional electrodes and its fabrication method

【技术实现步骤摘要】
一种具有额外电极的折叠硅LDMOS及其制作方法


[0001]本专利技术涉及功率半导体器件领域,尤其涉及一种具有额外电极的新型折叠硅横向双扩散金属氧化物半导体场效应管。

技术介绍

[0002]功率半导体器件(Power Semiconductor Device)又称为电力电子器件,它在电力电子系统中承担着能量控制与功率转换的重要作用,是电力电子变换的核心所在。功率半导体器件性能的不断发展进步,在一定程度上推动了信息化社会的高速发展和人民生活质量的提高。横向双扩散金属氧化物半导体场效应管(LDMOS,Lateral Double

diffused Metal

Oxide

Semiconductor)作为压控型多子导电器件,具有高输入阻抗、栅控能力强,工作频率高的优点,同时也具有兼容性好,易集成的优势。目前,为了实现更高的耐压性能,需要低掺杂浓度的漂移区或是较长的漂移区横向长度,但这样会使器件的比导通电阻随之增加;通过将栅电极延伸至漏极,可以大幅度减小器件的比导通电阻,然而栅电极延伸至漏极的设置减小了漏极与栅极之间的有效长度,使得器件关断时延伸的栅电极处产生强电场峰,限制了器件击穿电压的提升。

技术实现思路

[0003]本专利技术的目的在于解决现有技术中延伸的金属栅电极末端的高电场峰限制了器件击穿电压提升的技术问题,而提供一种具有额外电极的折叠硅LDMOS及其制作方法。
[0004]为解决上述技术问题,本专利技术提供的技术解决方案如下:r/>[0005]一种具有额外电极的折叠硅LDMOS,其特征在于,包括:
[0006]P型衬底;
[0007]通过刻蚀工艺形成在P型衬底上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽;
[0008]自左至右相邻设置在沟道前后侧壁和上表面以及沟槽底面的栅氧化层和场氧化层;
[0009]设置在P型衬底上部左侧的P型阱区,以及自左至右依次设置在P型阱区上部左侧的P型源区和N型源区;
[0010]设置在P型衬底上部右侧的N型漂移区;所述N型漂移区包括第一漂移区和第二漂移区;其中,第一漂移区位于沟道内;所述第二漂移区位于第一漂移区下方;
[0011]自左至右依次设置在N型漂移区上部且掺杂形成的第一N型环、第二N型环以及N型漏区,其中,第二N型环与N型漏区相邻,栅氧化层位于P型阱区上方且左侧与N型源区接触,场氧化层左侧与栅氧化层接触,场氧化层右侧与N型漏区接触,且栅氧化层的厚度小于场氧化层;
[0012]设置在N型源区和P型源区交界处上方的源极电极;
[0013]设置在N型漏区上方的漏极电极;
[0014]设置在栅氧化层和场氧化层交界处上方的金属栅电极;
[0015]设置在场氧化层上方的额外电极;所述额外电极与金属栅电极之间设置有第一间隙,且额外电极与金属栅电极分别与第一N型环接触;所述额外电极与漏极电极之间设置有第二间隙,且额外电极依次通过第二N型环和N型漏区与漏极电极接触;所述额外电极用于施加正向偏置电压,其取值范围为10V

100V。
[0016]进一步地,所述P型衬底的掺杂浓度取值范围为1.0
×
10
14
~1.0
×
10
15
cm
‑3;所述P型阱区)的掺杂浓度取值范围为1.0
×
10
16
~3.0
×
10
17
cm
‑3;所述第一N型环和第二N型环的掺杂浓度范围为1.0
×
10
16
~1.0
×
10
17
cm
‑3。
[0017]进一步地,所述P型阱区和第二漂移区之间设置有第三间隙。
[0018]进一步地,所述第一漂移区的高度范围为1~6μm。
[0019]进一步地,所述正向偏置电压范围为10

35V。
[0020]进一步地,所述正向偏置电压为30V。
[0021]本专利技术还提供一种具有额外电极的折叠硅LDMOS的制作方法,包括以下步骤:
[0022]步骤1:准备P型硅材料作为P型衬底;
[0023]步骤2:在P型衬底上部右侧掺杂一定浓度的磷离子,形成N型漂移区;
[0024]步骤3:通过刻蚀工艺形成在P型衬底上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽,以沟槽底面为界将N型漂移区划分为第一漂移区和第二漂移区;
[0025]步骤4:通过离子注入工艺,在第一漂移区和第二漂移区结构的左侧区域形成轻掺杂的P型阱区;
[0026]步骤5:在第一漂移区和第二漂移区结构上部掺杂形成第一N型环和第二N型环;
[0027]步骤6:在沟道前后侧壁和上表面以及沟槽底面通过热氧化形成二氧化硅材料的场氧化层;
[0028]步骤7:在沟道前后侧壁和上表面以及沟槽底面,紧挨着场氧化层)的左侧边界,形成二氧化硅材料的栅氧化层;
[0029]步骤8:通过注入磷离子,在P型阱区内形成重掺杂的N型源区以及在场氧化层的右侧形成重掺杂的N型漏区;
[0030]步骤9:通过注入硼离子,在P型阱区内形成重掺杂的P型源区,注入完成后进行快速退火处理;
[0031]步骤10:在N型源区和P型源区交界处上表面刻蚀形成第一接触孔,在N型漏区上表面刻蚀形成第二接触孔;在第一接触孔处淀积金属材料形成源极电极,在第二接触孔处淀积金属材料形成漏极电极;
[0032]步骤11:在栅氧化层和场氧化层交界处上表面淀积金属材料形成延伸的金属栅电极,使其部分覆盖于N型漂移区的表面左侧;
[0033]步骤12:在金属栅电极的右侧位于场氧化层的上表面淀积金属材料形成额外电极,并使额外电极与金属栅电极之间间隔有第一间隙,使额外电极和漏极电极之间间隔有第二间隙。
[0034]进一步地,步骤3中,刻蚀工艺采用干法刻蚀中的等离子体刻蚀。
[0035]本专利技术相比于现有技术的有益效果为:
[0036]1、本专利技术提供的一种具有额外电极的折叠硅LDMOS,延伸的金属栅电极末端和部
分覆盖于N型漂移区表面右端的额外电极末端均在N型漂移区表面引入了新的电场峰,在额外电极上施加正向偏置电压,优化了漂移区中电场分布。另外,在N型漂移区上部掺杂形成第一N型环和第二N型环,进一步优化了N型漂移区表面电场分布,提高了器件的击穿电压。
[0037]2、本专利技术提供的一种具有额外电极的折叠硅LDMOS,当LDMOS导通时,因额外电极上加有一定的正压,以及部分延伸在漂移区表面的金属栅电极,使得在漂移区表面形成多数载流子积累层,并与较高掺杂浓度的第一N型环和第二N型环相接,形成额外的低阻导通路径,并结合折叠硅结构带来的器件有效漂移区面积和有效栅极宽度的增加,极大的改善了器件的导通特性,降低了器件的比导通电阻,使得器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有额外电极的折叠硅LDMOS,其特征在于,包括:P型衬底(801);通过刻蚀工艺形成在P型衬底(801)上部且沿左右方向延伸的沟道以及位于沟道前后两侧的沟槽;自左至右相邻设置在沟道前后侧壁和上表面以及沟槽底面的栅氧化层(9)和场氧化层(10);设置在P型衬底(801)上部左侧的P型阱区(3),以及自左至右依次设置在P型阱区(3)上部左侧的P型源区(5)和N型源区(4);设置在P型衬底(801)上部右侧的N型漂移区;所述N型漂移区包括第一漂移区(1)和第二漂移区(2);其中,第一漂移区(1)位于沟道内;所述第二漂移区(2)位于第一漂移区(1)下方;自左至右依次设置在N型漂移区上部且掺杂形成的第一N型环(7)、第二N型环(8)以及N型漏区(6);其中,第二N型环(8)与N型漏区(6)相邻,栅氧化层(9)位于P型阱区(3)上方且左侧与N型源区(4)接触,场氧化层(10)左侧与栅氧化层(9)接触,场氧化层(10)右侧与N型漏区(6)接触,且栅氧化层(9)的厚度小于场氧化层(10);设置在N型源区(4)和P型源区(5)交界处上方的源极电极(11);设置在N型漏区(6)上方的漏极电极(14);设置在栅氧化层(9)和场氧化层(10)交界处上方的金属栅电极(12);设置在场氧化层(10)上方的额外电极(13);所述额外电极(13)与金属栅电极(12)之间设置有第一间隙,且额外电极(13)与金属栅电极(12)分别与第一N型环(7)接触;所述额外电极(13)与漏极电极(14)之间设置有第二间隙,且额外电极(13)依次通过第二N型环(8)和N型漏区(6)与漏极电极(14)接触;所述额外电极(13)用于施加正向偏置电压,正向偏置电压取值范围为10V~100V。2.根据权利要求1所述的具有额外电极的折叠硅LDMOS,其特征在于:所述P型衬底(801)的掺杂浓度取值范围为1.0
×
10
14
~1.0
×
10
15
cm
‑3;所述P型阱区(3)的掺杂浓度取值范围为1.0
×
10
16
~3.0
×
10
17
cm
‑3;所述第一N型环(7)和第二N型环(8)的掺杂浓度范围为1.0
×
10
16
~1.0
×
10
17
cm
...

【专利技术属性】
技术研发人员:段宝兴周子煜张瑶王彦东杨银堂
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1