半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种半导体器件包括衬底、衬底中的第一阱区域、衬底之上的栅极结构、在衬底中并在栅极结构下方的第二阱区域和第三阱区域、以及位于栅极结构的相反侧的源极区域和漏极区域。漏极区域在第二阱区域中，并且源极区域在第三阱区域中。漏极区域具有第一掺杂区域和第二掺杂区域，并且第一掺杂区域与第二掺杂区域具有不同的导电类型。类型。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开总体涉及半导体器件及其制造方法。

技术介绍

[0002]由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种提高来自缩小半导体工艺节点(例如，将工艺节点缩小到20nm以下节点)。随着半导体器件的缩小，需要新的技术来维持电子元件从一代到下一代的性能。例如，晶体管的低导通电阻和高击穿电压是各种高功率应用所需要的。
[0003]随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已广泛用于当今的集成电路。MOSFET是电压控制器件。当对MOSFET的栅极施加控制电压并且控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间建立导电通道。结果，电流在MOSFET的漏极和源极之间流动。另一方面，当控制电压小于MOSFET的阈值时，MOSFET相应地关断。
[0004]根据极性不同，MOSFET可以包括至少两类。一类是n沟道MOSFET；另一类是p沟道MOSFET。另一方面，根据结构不同，MOSF本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，并且所述第一掺杂区域与所述第二掺杂区域具有不同的导电类型。2.根据权利要求1所述的半导体器件，其中，所述漏极区域的第一掺杂区域在所述源极区域和所述漏极区域的第二掺杂区域之间。3.根据权利要求2所述的半导体器件，其中，所述漏极区域的第一掺杂区域和所述源极区域具有相同的导电类型。4.根据权利要求2所述的半导体器件，还包括：体区域，与所述源极区域相邻，其中，所述源极区域在所述体区域和所述漏极区域之间。5.根据权利要求4所述的半导体器件，其中，所述漏极区域的第二掺杂区域和所述体区域具有相同的导电类型。6.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域的掺杂剂浓度在10
18
原子/cm3到10
21
原子/cm3的范围内。7.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域与所述栅极结构之间的距离大于所述漏极区域的第一掺杂区域与所述栅极结构之间的...

【专利技术属性】
技术研发人员：樊航，韩峰，陈正龙，鲁建华，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：