半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种半导体器件包括衬底、衬底中的第一阱区域、衬底之上的栅极结构、在衬底中并在栅极结构下方的第二阱区域和第三阱区域、以及位于栅极结构的相反侧的源极区域和漏极区域。漏极区域在第二阱区域中，并且源极区域在第三阱区域中。漏极区域具有第一掺杂区域和第二掺杂区域，并且第一掺杂区域与第二掺杂区域具有不同的导电类型。类型。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开总体涉及半导体器件及其制造方法。

技术介绍

[0002]由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种提高来自缩小半导体工艺节点(例如，将工艺节点缩小到20nm以下节点)。随着半导体器件的缩小，需要新的技术来维持电子元件从一代到下一代的性能。例如，晶体管的低导通电阻和高击穿电压是各种高功率应用所需要的。
[0003]随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已广泛用于当今的集成电路。MOSFET是电压控制器件。当对MOSFET的栅极施加控制电压并且控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间建立导电通道。结果，电流在MOSFET的漏极和源极之间流动。另一方面，当控制电压小于MOSFET的阈值时，MOSFET相应地关断。
[0004]根据极性不同，MOSFET可以包括至少两类。一类是n沟道MOSFET；另一类是p沟道MOSFET。另一方面，根据结构不同，MOSFET进一步可以分为三个子类，平面MOSFET、横向扩散MOS(LDMOS)FET和垂直扩散MOSFET。

技术实现思路

[0005]本公开的第一方面涉及一种半导体器件，该半导体器件包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，并且所述第一掺杂区域与所述第二掺杂区域具有不同的导电类型。
[0006]本公开的第二方面涉及一种半导体器件，该半导体器件包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，所述第一掺杂区域在所述栅极结构与所述第二掺杂区域之间，并且所述漏极区域的第二掺杂区域的深度大于所述漏极区域的第一掺杂区域的深度。
[0007]本公开的第三方面涉及一种用于制造半导体器件的方法，该方法包括：在衬底中形成第一阱区域和第二阱区域；在所述第二阱区域中形成第三阱区域；在所述第二阱区域和所述第三阱区域之上形成栅极结构，使得所述第二阱区域和所述第三阱区域的界面从所述栅极结构向下延伸；利用第一掺杂剂执行第一注入工艺以在所述第三阱区域中形成源极区域并在所述第二阱区域中形成第一掺杂区域；以及用具有与所述第一掺杂剂不同的导电
类型的第二掺杂剂执行第二注入工艺以形成第二掺杂区域，使得限定包括所述第一掺杂区域和所述第二掺杂区域的漏极区域，并且所述漏极区域的第一掺杂区域在所述源极区域和所述漏极区域的第二掺杂区域之间。
附图说明
[0008]在结合附图阅读时，从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。
[0009]图1A和图1B示出了根据一些实施例的形成半导体器件的方法的框图。
[0010]图2至图11示出了根据一些实施例的在不同阶段制造半导体器件的方法。
[0011]图12是根据一些实施例的半导体器件的截面图。
[0012]图13是图12的半导体器件的布局的顶视图。
[0013]图14是图12的半导体器件的等效电路模型。
[0014]图15是根据一些实施例的半导体器件的布局的顶视图。
[0015]图16是根据一些实施例的半导体器件的布局的顶视图。
[0016]图17A和图17B示出了根据一些实施例的形成半导体器件的方法的框图。
[0017]图18至图22示出了根据一些实施例的在不同阶段制造半导体器件的方法。
[0018]图23A和图23B示出了根据一些实施例的形成半导体器件的方法的框图。
[0019]图24至图30示出了根据一些实施例的在不同阶段制造半导体器件的方法。
[0020]图31A和图31B示出了根据一些实施例的形成半导体器件的方法的框图。
[0021]图32至图36示出了根据一些实施例的在不同阶段制造半导体器件的方法。
[0022]图37是根据一些实施例的半导体器件的截面图。
[0023]图38是根据一些实施例的半导体器件的截面图。
[0024]图39是根据一些实施例的半导体器件的截面图。
[0025]图40是根据一些实施例的半导体器件的截面图。
具体实施方式
[0026]以下公开提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0027]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
[0028]如本文所使用的，“约”、“大约”、“近似”或“基本上”应通常表示在给定值或范围的20％以内、或10％以内、或5％以内。本文给出的数值是近似的，意味着如果没有明确说明，可以推断出术语“约”、“大约”、“近似”或“基本上”。
[0029]横向扩散(LD)MOS晶体管具有优点。例如，LDMOS晶体管能够在单位面积上传递更多电流，因为其非对称结构在LDMOS晶体管的漏极和源极之间提供了短沟道。本公开将针对具有漏极区域的横向扩散(LD)金属氧化物半导体场效应晶体管(MOSFET)的具体上下文中的实施例进行描述，其中该漏极区域包括第一掺杂区域以及与第一掺杂区域相邻的第二掺杂区域，以提高放电能力。此外，可以实现更低的电压降和更低的表面电场。然而，本公开的实施例也可以应用于各种金属氧化物半导体晶体管。在下文中，将参考附图详细解释各种实施例。
[0030]现在参考图1A和图1B，示出了根据一些实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，并且所述第一掺杂区域与所述第二掺杂区域具有不同的导电类型。2.根据权利要求1所述的半导体器件，其中，所述漏极区域的第一掺杂区域在所述源极区域和所述漏极区域的第二掺杂区域之间。3.根据权利要求2所述的半导体器件，其中，所述漏极区域的第一掺杂区域和所述源极区域具有相同的导电类型。4.根据权利要求2所述的半导体器件，还包括：体区域，与所述源极区域相邻，其中，所述源极区域在所述体区域和所述漏极区域之间。5.根据权利要求4所述的半导体器件，其中，所述漏极区域的第二掺杂区域和所述体区域具有相同的导电类型。6.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域的掺杂剂浓度在10
18
原子/cm3到10
21
原子/cm3的范围内。7.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域与所述栅极结构之间的距离大于所述漏极区域的第一掺杂区域与所述栅极结构之间的...

【专利技术属性】
技术研发人员：樊航，韩峰，陈正龙，鲁建华，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：