一种带LS结构的平面MOSFET及其制造方法技术

本发明专利技术公开了一种带LS源极结构的平面MOSFET，包括第一导电类型的高掺杂衬底、第一导电类型高掺杂的外延层、阱区，所述第一导电类型的外延层覆盖于第一导电类型的高掺杂衬底上，外延层上制造有阱区，阱区内还制造有LOCOS源极区。本发明专利技术MOSFET器件通过引入LOCOS源极结构，可避免栅介质因强电场损伤，有效降低寄生三极管效应，提高器件的可靠性，同时还可有效降低栅源电容；其相应制造方法具有工艺实现简单、工艺效果可控、易重复的有益效果。易重复的有益效果。易重复的有益效果。

【技术实现步骤摘要】
一种带LS结构的平面MOSFET及其制造方法


[0001]本专利技术涉及半导体器件材料制造领域，具体涉及一种带LS结构的平面MOSFET及其制造方法。

技术介绍

[0002]垂直双扩散功率MOSFET(VDMOS：Vertical Double
‑
diffusion Metal Oxide Semiconductor)器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于应用于电机调速、逆变器、电子开关、汽车电器和电子镇流器等，是功率集成电路及功率集成系统的核心元器件之一。
[0003]平面工艺的MOSFET结构如图1所示，在栅多晶刻蚀后不可避免的会在刻蚀边界产生台阶，由于多晶栅通电时，会产生垂直方向的电压降，这就不可避免的导致在多晶栅刻蚀边缘区的电场由于其矢量特性而出现电场集中效应，对栅介质的击穿能力有一定的损耗。
[0004]将多晶栅刻蚀边缘区的介质层加厚，可以有效降低电场集中效应在该区域的影响。但如何增加一层介质层确是流程设计中的难题。单纯的通过一层光刻层，淀积介质并刻蚀形成介质层台阶是最直接的工艺实现方法，然而其增加了工艺成本，且淀积后的介质需要通过刻蚀形成台阶，过量的刻蚀容易损伤外延层，不足的刻蚀则会导致不需要的介质残留，工艺窗口也较难控制。且刻蚀的台阶也需要精细控制，过陡峭刻蚀角度将导致多晶覆盖后形成新的台阶，反而不能达到优化的初衷。
[0005]综上所述，现有的平面功率MOSFET结构和制造工艺中，鲜有见到介绍类似的结构设计和加工方法。解决该问题一般采用的办法是将栅介质做厚，或采用高K介质，但对于一些低阈值电压的产品，厚栅氧显然很难实现产品参数控制。

技术实现思路

[0006]针对现有技术存在的上述不足，本专利技术的目的是解决目前平面MOSFET结构中，多晶电极层刻蚀后边缘电场集中，栅击穿受到影响的问题，通过LS(LOCOS
‑
Source，LOCOS源极)结构的引入，可以较好的防止电场集中效应带来的栅介质损伤。
[0007]为了解决上述问题，本专利技术采用了以下的技术方案。
[0008]一种带LS源极结构的平面MOSFET，包括第一导电类型的高掺杂衬底、第一导电类型高掺杂的外延层、阱区，所述第一导电类型的外延层覆盖于第一导电类型的高掺杂衬底上，外延层上制造有阱区，阱区内还制造有一组对称的LOCOS源极区，器件的栅电极结构在两个LOCOS源极区之间。
[0009]进一步的，所述LOCOS源极区位于栅介质层与多晶电极层的刻蚀台阶下方。
[0010]在上述可能的实现方式中，所述LOCOS源极区由源区和LOCOS氧化层组成；源区的上方制造有LOCOS氧化层；源区为弧形结构，源区沿LOCOS氧化层底部连通沟道和接触孔；多晶电极层沿着LOCOS氧化层爬坡形成其刻蚀台阶，所述刻蚀台阶上方也为弧形结构，从而通过引入LOCOS源极结构避免栅介质因强电场损伤，有效降低寄生三极管效应，提高器件的可
靠性，同时还可有效降低栅源电容。
[0011]进一步的，所述介质层覆盖于功能层表面表面，金属层覆盖于整个MOSFET器件表面；所述功能层包括多晶电极层和所述LOCOS源极区。
[0012]更进一步的，第一导电类型高掺杂衬底材料包括：硅、碳化硅或氮化镓。
[0013]本专利技术还提供一种带LS结构的平面MOSFET制造方法，其特征在于：包括以下工艺步骤：
[0014]步骤一、在第一导电类型的高掺杂衬底上覆盖第一导电类型高掺杂的外延层；在外延材料上进行阱区和源区的制备；
[0015]步骤二、LOCOS氧化层的制备：通过一次热氧化，使高浓度掺杂的源区因差值氧化形成LOCOS形貌；从而通过常规的半导体材料制备工艺实现上述LOCOS形貌，其实现运用了差值氧化原理，并结合MOSFET制程中源极高掺的特点，使得LOCOS厚氧随工艺流程的自然形成于栅多晶刻蚀刻蚀边缘区。
[0016]步骤三、生长栅介质层，然后淀积多晶电极层；进行光刻刻蚀，形成多晶电极层的刻蚀台阶，所述刻蚀台阶边缘停留在LOCOS氧化层上方；
[0017]步骤四、进行介质淀积形成介质层，然后刻孔，将LOCOS源极区连通；
[0018]步骤五、进行金属层和钝化层的制备。
[0019]进一步的，步骤一包括如下子步骤：在外延片上进行阱注入和退火，注入杂质为硼，注入剂量1e13～1e14，推进温度为1000℃～1200℃，推进时间为30～250分钟；随后进行源注入和退火，注入杂质为砷，注入剂量为1e15～1e16，退火温度为850～950℃，推进时间为30～60分钟，形成阱区和源区。
[0020]更进一步的：步骤三所形成的栅介质层(6)厚度为20nm～200nm，多晶电极层(7)厚度为300nm～800nm。
[0021]步骤四中形成介质层(8)后还进行光刻刻蚀，完成介质层(8)刻蚀并适量过刻。
[0022]更进一步的：步骤四所形成的介质层(8)厚度为0.5μm～1.5um。
[0023]在上述制造方法中，所述第一导电类型高掺杂衬底材料包括：硅、碳化硅或氮化镓。
[0024]相比现有技术，本专利技术具有如下有益效果：
[0025](1)本专利技术所述LS结构的实现，均可以采用常规的半导体材料制备工艺达成，其中LOCOS结构的实现运用了差值氧化原理，并结合MOSFET制程中源极高掺的特点，使得LOCOS厚氧随工艺流程的实现自然形成于栅多晶刻蚀刻蚀边缘区。相比于传统工艺中局部厚氧化的实现，不需要单独进行氧化和光刻刻蚀，不增加额外的工序，工艺简单，容易实现。
[0026](2)本专利技术中LS结构的引入有三个优点：1)可直接提高多晶电极层刻蚀后边界台阶处电场集中区底部的氧化层厚度，避免介质因强电场损伤；2)差值氧化后的源极区相较于常规平面MOSFET结构，其源极面积更小，可有效降低寄生三极管效应，提高器件的可靠性；3)厚氧化层的引入，可有效降低栅源电容，即降低输入电容。
[0027]本专利技术公开了一种带LS结构的平面MOSFET及其制造方法，其通过引入LOCOS源极结构，可避免栅介质因强电场损伤，有效降低寄生三极管效应，提高器件的可靠性，同时还可有效降低栅源电容，其具有工艺实现简单、工艺效果可控、易重复的有益效果。
附图说明
[0028]图1是常规工艺中多晶电极层刻蚀后台阶示意图；
[0029]图2是在外延上形成阱和源后的结构示意图；
[0030]图3是利用差值氧化形成LOCOS后的结构示意图；
[0031]图4是栅介质和多晶电极层刻蚀后的结构示意图；
[0032]图5是介质层刻蚀后的结构示意图；
[0033]图6是完成金属电极后本专利技术所述的最终结构图。
[0034]图中：1
‑
衬底、2
‑
外延层、3
‑
阱区、4
‑
源区、5
‑
LOCOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带LS源极结构的平面MOSFET，包括第一导电类型的高掺杂衬底(1)、第一导电类型高掺杂的外延层(2)、阱区(3)，所述第一导电类型的外延层(2)覆盖于第一导电类型的高掺杂衬底(1)上，外延层(2)上制造有阱区(3)，其特征在于：阱区(3)内还制造有一组对称的LOCOS源极区，器件的栅电极结构在两个LOCOS源极区之间。2.根据权利要求1所述的一种带LS源极结构的平面MOSFET器件，其特征在于：所述LOCOS源极区位于栅介质层(6)与多晶电极层(7)的刻蚀台阶下方。3.根据权利要求1或者2所述的一种带LS源极结构的平面MOSFET器件，其特征在于：所述LOCOS源极区由源区(4)和LOCOS氧化层(5)组成；源区(4)的上方制造有LOCOS氧化层(5)；源区(4)为弧形结构，源区(4)沿LOCOS氧化层(5)底部连通沟道和接触孔；多晶电极层(7)沿着LOCOS氧化层(5)爬坡形成其刻蚀台阶，所述刻蚀台阶上方也为弧形结构。4.根据权利要求1、2或者3所述的一种带LS源极结构的平面MOSFET器件，其特征在于：所述介质层(8)覆盖于功能层表面表面，金属层(9)覆盖于整个MOSFET器件表面；所述功能层包括多晶电极层(7)和所述LOCOS源极区。5.根据权利要求1～4中任一项所述的一种带LS源极结构的平面MOSFET器件，其特征在于：所述第一导电类型高掺杂衬底材料包括：硅、碳化硅或氮化镓。6.一种带LS结构的平面MOSFET制造方法，其特征在于：包括以下工艺步骤：步骤一、在第一导电类型的高掺杂衬底(1)上覆盖第一导电类型高掺杂的外延层(2)；在外延材料上进行阱区(...

【专利技术属性】
技术研发人员：肖添，李孝权，刘勇，陈兴，徐侧茗，王斌，梁涛，何昭键，钟怡，
申请(专利权)人：重庆中科渝芯电子有限公司，
类型：发明
国别省市：