一种N+源区内陷的沟槽型SiCMOSFET结构制造技术

本发明专利技术公开了一种N+源区内陷的沟槽型SiC MOSFET结构，该结构在常规沟槽型SiC MOSFET结构的基础上，将P基区上方的N+源区向右移动，使得N+源区下方的P基区被栅极结构占据，抑制了器件的寄生三极管效应，同时增加了器件导通时的沟道长度，从而降低饱和电流，实现了在不影响器件基本特性的条件下，提高器件短路耐受能力的效果。力的效果。力的效果。

【技术实现步骤摘要】
一种N+源区内陷的沟槽型SiC MOSFET结构


[0001]本专利技术涉及半导体领域，具体涉及一种N+源区内陷的沟槽型SiC MOSFET结构。

技术介绍

[0002]SiC MOSFET以其高压、高频、低损耗以及高温等优越性能，显著提高电力装置的效率和功率密度，是高功率电子领域的有力竞争者。目前已有多家半导体公司相继推出商用SiC MOSFET产品并得到广泛应用，在电动汽车、光伏逆变等领域逐渐开始替代Si基电力电子器件。为进一步降低传统平面栅SiC MOSFET器件的导通电阻，部分厂商研发了沟槽型SiC MOSFET器件。通过减小器件元胞尺寸提高功率密度，显著提升了SiC MOSFET器件开关特性。研究功率半导体器件的可靠性，对提高电力电子系统的整体可靠性具有重要的意义。由于沟槽型SiC MOSFET消除了平面型SiC MOSFET的寄生JFET效应，从而大大降低了导通电阻，但由于其自身结构中的寄生三极管(BJT)效应，其短路耐受能力通常弱于平面型SiC MOSFET。

技术实现思路

[0003]针对提高沟槽型SiC MOSFET短路耐受能力的需求，本专利技术提供了一种N+源区内陷的沟槽型SiC MOSFET结构。
[0004]本专利技术解决上述技术问题所采用的技术方案是：一种N+源区内陷的沟槽型SiC MOSFET结构，其元胞结构包括金属漏极(1)，位于金属漏极(1)上方的N+衬底(2)和N型漂移区(3)，所述漂移区(3)中设有多晶硅栅极(9)及栅极氧化层(8)、金属源极(7)、P型基区(4)，所述P型基区(4)上设有P+重掺杂区(5)和N+源区(6)，其特征在于，所述N+源区(6)向栅极方向内陷。
[0005]本专利技术的技术方案相对常规沟槽型SiC MOSFET结构，将P基区上方的N+源区向栅极侧移动，一方面增加了沟道长度，从而降低器件的饱和电流。另一方面，传统沟槽型SiC MOSFET中寄生三极管的导通受N+源区下方P基区中的空穴电流影响，而本结构中N+源区下方P基区被栅极结构占据，P基区中的空穴电流直接从源极接触流走，从而实现了抑制寄生三极管导通，提高器件短路耐受能力的效果。
[0006]进一步地所述N+源区(6)的内陷深度为自身宽度的80％；典型宽度为0.3μm。
附图说明
[0007]图1为本专利技术的结构示意图；
[0008]图2为常规沟槽型SiC MOSFET结构示意图；
[0009]图3为常规沟槽型SiC MOSFET与本专利技术结构的短路电流仿真图。
具体实施方式
[0010]下面对本专利技术的具体实施方式进行描述，以便于本
的技术人员理解本发
明，但应该清楚，本专利技术不限于具体实施方式的范围，对本
的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本专利技术的精神和范围内，这些变化是显而易见的，一切利用本专利技术构思的专利技术创造均在保护之列。
[0011]本专利技术提出了一种N+源区内陷的沟槽型SiC MOSFET结构，其元胞结构包括金属漏极(1)，位于金属漏极(1)上方的N+衬底(2)和N型漂移区(3)，所述漂移区(3)中设有多晶硅栅极(9)及栅极氧化层(8)、金属源极(7)、P型基区(4)，所述P型基区(4)上设有P+重掺杂区(5)和N+源区(6)，其中N+源区(6)向栅极方向内陷。
[0012]本专利技术的方案相比于图2所示的常规沟槽型SiC MOSFET结构，将P基区上方的N+源区向栅极侧内陷移动，可以抑制器件寄生三极管的导通，同时降低器件饱和电流，提高器件的短路耐受能力。
[0013]在一次实施例中，对常规沟槽型SiC MOSFET与本专利技术的结构在短路过程中器件的漏极电流仿真测试。如图3所示与常规沟槽型SiC MOSFET相比本专利技术的结构器件短路耐受时间有明显提升。
[0014]综上所述，本专利技术公开了一种N+源区内陷的沟槽型SiC MOSFET结构，该结构在常规沟槽型SiC MOSFET结构的基础上，将P基区上方的N+源区向右移动，使得N+源区下方的P基区被栅极结构占据，抑制了器件的寄生三极管效应，同时增加了器件导通时的沟道长度，从而降低饱和电流，实现了在不影响器件基本特性的条件下，提高器件短路耐受能力的效果。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种N+源区内陷的沟槽型SiC MOSFET结构，其元胞结构包括金属漏极(1)，位于金属漏极(1)上方的N+衬底(2)和N型漂移区(3)，所述漂移区(3)中设有多晶硅栅极(9)及栅极氧化层(8)、金属源极(7)、P型基区(4)，所述P型基区(4)上设有P+重掺杂区(5)和N+源区(6)，其特...

【专利技术属性】
技术研发人员：伍伟，高崇兵，喻明康，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：