半导体装置制造方法及图纸

提供了一种半导体装置。所述半导体装置包括：有源图案，具有下部图案和在第一方向上与下部图案间隔开的片状图案；源/漏图案，在下部图案上，源/漏图案与片状图案接触；以及栅极结构，在源/漏图案的相对侧上，栅极结构沿第二方向彼此间隔开并且包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，具有锑和铋中的至少一种，第一外延区域具有与下部图案接触但不与片状图案接触的底部，并且底部的厚度在第二方向上远离栅极结构增大然后减小；以及第二外延区域，在第一外延区域上，第二外延区域包括磷。区域包括磷。区域包括磷。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2021年8月9日提交的第10
‑
2021
‑
0104357号韩国专利申请的优先权和由其产生的所有权益，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本公开涉及一种半导体装置，具体地，涉及一种包括多桥沟道场效应晶体管(MBCFET
TM
)的半导体装置。

技术介绍

[0003]作为用于增加半导体装置的密度的微缩技术，已经提出了多栅晶体管，其中，在基底上形成鳍型或纳米线型多沟道有源图案(或硅体)，并且在多沟道有源图案的表面上形成栅极。由于多栅晶体管使用三维(3D)沟道，因此可以促进微缩。此外，可以在不增加多栅晶体管的栅极长度的情况下改善电流控制能力。此外，可以有效地抑制短沟道效应(SCE)，即，其中沟道区的电位受漏极电压影响的现象。

技术实现思路

[0004]根据本公开的一个方面，提供了一种半导体装置，所述半导体装置包括：有源图案，包括下部图案和在第一方向上与下部图案间隔开的多个片状图案；源/漏图案，设置在下部图案上并且与片状图案接触；以及栅极结构，设置在源/漏图案的在第二方向上的两侧上并且包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，包括第一杂质；以及第二外延区域，在第一外延区域上，并且包括不同于第一杂质的第二杂质，第一外延区域包括与下部图案接触但不与片状图案接触的底部，第一杂质包括锑(Sb)和铋(Bi)中的至少一种，第二杂质包括磷(P)，并且第一外延区域的底部的厚度在第二方向上远离栅极结构增大然后减小。
[0005]根据本公开的另一方面，提供了一种半导体装置，所述半导体装置包括：有源图案，包括下部图案和在第一方向上与下部图案间隔开的多个片状图案；源/漏图案，设置在下部图案上并与片状图案接触；以及栅极结构，设置在源/漏图案的在第二方向上的两侧上并包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，与下部图案接触，第二外延区域，与片状图案接触；以及第三外延区域，在第一外延区域和第二外延区域上，第一外延区域包括掺杂有锑(Sb)和铋(Bi)中的至少一种的硅，第二外延区域包括掺杂有砷(As)的硅(Si)，并且第三外延区域包括掺杂有磷(P)的硅。
[0006]根据本公开的又一方面，提供了一种半导体装置，所述半导体装置包括：有源图案，包括下部图案和在第一方向上与下部图案间隔开的多个片状图案，片状图案包括最下面的片状图案，最下面的片状图案是与下部图案最接近的片状图案；源/漏图案，设置在下部图案上并与片状图案接触；以及栅极结构，设置在源/漏图案的在第二方向上的两侧上并包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，掺杂有锑(Sb)；以及第二外延区域，掺杂有磷(P)，栅极结构包括在下部图案与最下面的片状图案之间的最下面的
内间隔件，并且第一外延区域与下部图案接触并且包括覆盖最下面的内间隔件的侧壁的一部分的底部。
附图说明
[0007]通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
[0008]图1是根据本公开的一些实施例的半导体装置的布局图；
[0009]图2是沿图1的线A
‑
A截取的剖视图；
[0010]图3是沿图1的线B
‑
B截取的剖视图；
[0011]图4是沿图1的线C
‑
C截取的剖视图；
[0012]图5和图6分别是图2的区域P和区域Q的放大剖视图；
[0013]图7是示出沿图2的“线”的碳(C)的浓度的图；
[0014]图8是根据本公开的一些实施例的半导体装置的局部视图；
[0015]图9是根据本公开的一些实施例的半导体装置的局部视图；
[0016]图10是根据本公开的一些实施例的半导体装置的剖视图；
[0017]图11和图12是图10的部分R的放大剖视图；
[0018]图13是根据本公开的一些实施例的半导体装置的剖视图；
[0019]图14是根据本公开的一些实施例的半导体装置的剖视图；
[0020]图15是根据本公开的一些实施例的半导体装置的剖视图；
[0021]图16是根据本公开的一些实施例的半导体装置的剖视图；
[0022]图17是根据本公开的一些实施例的半导体装置的剖视图；
[0023]图18是根据本公开的一些实施例的半导体装置的剖视图；
[0024]图19是根据本公开的一些实施例的半导体装置的剖视图；
[0025]图20是根据本公开的一些实施例的半导体装置的布局图；
[0026]图21是沿图20的线D
‑
D截取的剖视图；
[0027]图22至图32是根据一些实施例的制造半导体装置的方法中的多个阶段的剖视图。
具体实施方式
[0028]根据本公开的一些实施例的半导体装置可以包括隧穿场效应晶体管(FET)、三维(3D)晶体管、基于二维(2D)材料的FET及其异质结构。此外，根据本公开的一些实施例的半导体装置可以包括双极型晶体管和横向扩散金属氧化物半导体(LDMOS)晶体管。
[0029]在下文中，将参照图1至图7描述根据本公开的一些实施例的半导体装置。
[0030]图1是根据本公开的一些实施例的半导体装置的布局图。图2是沿图1的线A
‑
A截取的剖视图。图3是沿图1的线B
‑
B截取的剖视图。图4是沿图1的线C
‑
C截取的剖视图。图5和图6分别是图2的区域P和区域Q的放大剖视图。图7是示出沿图2的“线”的碳(C)的浓度的图。
[0031]参照图1至图7，根据本公开的一些实施例的半导体装置可以包括在基底100上的第一有源图案AP1、多个第一栅电极120和第一源/漏图案150。
[0032]例如，基底100可以是体硅基底或绝缘体上硅(SOI)基底。在另一实例中，基底100可以为硅基底或者可以包括另一材料，例如，硅锗(SiGe)、绝缘体上硅锗(SGOI)、锑化铟、铅
碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。
[0033]第一有源图案AP1可以设置在基底100上。第一有源图案AP1可以在第一方向D1上延伸。例如，第一有源图案AP1可以设置在形成有N型金属氧化物半导体(NMOS)的区域中。
[0034]例如，第一有源图案AP1可以是多沟道有源图案。第一有源图案AP1可以包括第一下部图案BP1和多个第一片状图案NS1。
[0035]第一下部图案BP1可以从基底100突出。第一下部图案BP1可以在第一方向D1上延伸。
[0036]如图2中所示，第一片状图案NS1可以设置在第一下部图案BP1的上表面BP1_US上。第一片状图案NS1可以在第三方向D3上与第一下部图案BP1间隔开。第一片状图案NS1可以在第三方向D3上彼此间隔开。
[0037]如图5中所示，第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：有源图案，包括下部图案和片状图案，片状图案在第一方向上与下部图案间隔开；源/漏图案，在下部图案上，源/漏图案与片状图案接触；以及栅极结构，在源/漏图案的相对侧上，栅极结构沿第二方向彼此间隔开并且包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，包括第一杂质，第一杂质包括锑和铋中的至少一种，第一外延区域具有与下部图案接触但不与片状图案接触的底部，并且底部的厚度在第二方向上远离栅极结构增大然后减小；以及第二外延区域，在第一外延区域上，第二外延区域包括第二杂质，第二杂质包括磷。2.如权利要求1所述的半导体装置，其中：源/漏图案还包括沿第一外延区域的底部的上表面的第三外延区域，第三外延区域与片状图案接触，并且第三外延区域包括第三杂质，第三杂质包括砷。3.如权利要求2所述的半导体装置，其中，第三外延区域包括：底部，与第一外延区域的底部接触；以及侧壁部，与片状图案接触，第三外延区域的底部不与第三外延区域的侧壁部接触。4.如权利要求3所述的半导体装置，其中：栅极结构包括在沿第一方向彼此相邻的片状图案之间的内间隔件，并且第三外延区域的侧壁部覆盖内间隔件的侧壁的一部分。5.如权利要求2所述的半导体装置，其中：栅极结构包括在沿第一方向彼此相邻的片状图案之间的内间隔件，并且第三外延区域沿第一外延区域的底部的上表面、内间隔件和片状图案是连续的。6.如权利要求2所述的半导体装置，其中，以1E20(/cm3)至2E21(/cm3)的浓度包括第三杂质。7.如权利要求1所述的半导体装置，其中：第一外延区域还包括与片状图案接触的侧壁部，并且第一外延区域的侧壁部不与第一外延区域的底部接触。8.如权利要求7所述的半导体装置，其中，第二外延区域与第一外延区域的侧壁部和底部接触。9.如权利要求7所述的半导体装置，其中：栅极结构包括在沿第一方向彼此相邻的片状图案之间的内间隔件，并且第一外延区域的侧壁部覆盖内间隔件的侧壁的一部分。10.如权利要求7所述的半导体装置，其中：第一外延区域的侧壁部包括在第一方向上彼此间隔开的第一侧壁部和第二侧壁部，源/漏图案还包括连接第一外延区域的第一侧壁部和第二侧壁部的第三外延区域，并且第三外延区域掺杂有砷。11.如权利要求1所述的半导体装置，其中：
片状图案包括最下面的片状图案，最下面的片状图案是与下部图案最接近的片状图案，栅极结构包括在最下面的片状图案与下部图案之间的内间隔件，并且第一外延区域的底部覆盖内间隔件的侧壁的一部分。12.如权利要求1所述的半导体装置，其中：第一杂质的浓度为5E19(/cm3)至3E2...

【专利技术属性】
技术研发人员：金奇奂，柳廷昊，李峭蒑，全勇昱，曺荣大，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：