半导体装置及其制造方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制造方法。半导体装置包括基板、设置在基板上的第一电极层、设置在第一电极层上的栅电极层、设置在栅电极层上的第二电极层、贯穿栅电极层的氧化物半导体层、设置在栅电极层与氧化物半导体层之间的栅介电层、设置在栅电极层与第一电极层之间的第一绝缘层以及设置在栅电极层与第二电极层之间的第二绝缘层。氧化物半导体层分别与第一电极层及第二电极层直接接触。第一电极层及第二电极层直接接触。第一电极层及第二电极层直接接触。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体制造技术，且特别是涉及一种半导体装置及其制造方法。

技术介绍

[0002]半导体装置例如晶体管已经发展了很长一段时间。晶体管包括平面装置及垂直装置。平面装置例如为薄膜晶体管，其中源极与漏极在栅极之上，且通道长度(Lg)被定义为源极与漏极之间的间距。然而，随着装置尺寸的小型化，希望通道长度更小。因此，由于光刻制作工艺分辨率的限制，平面装置的Lg无法满足需求。
[0003]垂直装置例如为3D晶体管，其中垂直通道形成于基板上，源极与漏极设置在垂直通道的两端，垂直装置的Lg被定义为栅极的厚度。因此，垂直装置的Lg可以被制成更小。然而，垂直装置的制作工艺较平面复杂，且其漏极/源极/主体及其接点形成困难。

技术实现思路

[0004]本专利技术提供一种半导体装置，无需复杂制作工艺即具有精细的通道长度。
[0005]本专利技术还提供一种半导体装置的制造方法，以得到具有精细的通道长度的半导体装置。
[0006]本专利技术的一实施例的半导体装置包括基板、第一电极层、栅电极层、第二电极层、氧化物半导体层、栅介电层、第一绝缘层以及第二绝缘层。第一电极层设置在基板上，栅电极层设置在第一电极层上，且第二电极层设置在栅电极层上，其中第一电极层与第二电极层是作为半导体装置的漏极与源极。氧化物半导体层贯穿栅电极层并分别与第一电极层及第二电极层直接接触。栅介电层设置在栅电极层与氧化物半导体层之间，第一绝缘层设置在栅电极层与第一电极层之间，且第二绝缘层设置在栅电极层与第二电极层之间。
[0007]在本专利技术的一实施例中，上述的半导体装置还包括多个电极接点，其分别连接至第一电极层、栅电极层及第二电极层。
[0008]在本专利技术的一实施例中，上述的氧化物半导体层的材料包括铟镓锌氧化物(indium
‑
gallium
‑
zinc oxide，IGZO)。
[0009]在本专利技术的一实施例中，上述的基板包括绝缘体覆硅(silicon
‑
on
‑
insulator，SOI)基板。
[0010]本专利技术的另一实施例的半导体装置的制造方法包括形成第一电极层于基板上，然后形成堆叠结构于第一电极层上，其中堆叠结构包括第一绝缘层、栅电极层以及第二绝缘层。开口形成在堆叠结构中。栅介电层形成于堆叠结构的开口的侧壁上，且氧化物半导体层形成于开口中，其中栅介电层夹置于氧化物半导体层与栅电极层之间。第二电极层形成于堆叠结构上，以与氧化物半导体层直接接触。
[0011]在本专利技术的其他实施例中，在形成第二电极层的步骤之后，上述方法还包括图案化第二电极层及栅电极层。
[0012]在本专利技术的其他实施例中，在形成第二电极层的步骤之后，上述方法还包括分别
形成连接至第一电极层、栅电极层及第二电极层的电极接点。
[0013]在本专利技术的其他实施例中，形成栅介电层的步骤包括共形地沉积介电材料层于堆叠结构上及开口中，然后回蚀刻介电材料层直到第一电极层被暴露出。
[0014]在本专利技术的其他实施例中，形成堆叠结构的步骤包括沉积第一绝缘层于第一电极层上，沉积栅电极层于第一绝缘层上，以及沉积第二绝缘层于栅电极层上。
[0015]在本专利技术的其他实施例中，形成氧化物半导体层于开口中的步骤包括毯覆式沉积氧化物半导体材料以填入开口，然后回蚀刻氧化物半导体材料直到堆叠结构被暴露出。
[0016]在本专利技术的其他实施例中，形成所述氧化物半导体层于所述开口中的方法包括选择性沉积制作工艺。
[0017]在本专利技术的其他实施例中，氧化物半导体层的材料包括铟镓锌氧化物。
[0018]在本专利技术的其他实施例中，基板包括绝缘体覆硅(silicon
‑
on
‑
insulator，SOI)基板。
[0019]基于上述，由于本专利技术提供一种半导体装置，其具有包含两个源极/漏极的平面堆叠结构、在源极和漏极间的栅电极层以及贯穿栅电极层的氧化物半导体层，进而可通过简单的制作工艺在半导体装置中实现精细的通道长度。
[0020]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
[0021]附图是提供对本专利技术进一步的理解，其并入且构成本说明书的一部分。附图绘示了本专利技术示例性的实施例，且配合文字用以解释本专利技术的原理。
[0022]图1是本专利技术的第一实施例的一种半导体装置的俯视示意图；
[0023]图2是图1沿着剖线II
‑
II
’
的剖视图；
[0024]图3是本专利技术的第二实施例的一种半导体装置的俯视示意图；
[0025]图4是图3沿着剖线IV
‑
IV
’
的剖视图；
[0026]图5A至图5I是本专利技术第三实施例的一种半导体装置的制造流程的剖面示意图。
[0027]符号说明
[0028]100、500:基板
[0029]102、502:第一电极层
[0030]104、508:栅电极层
[0031]106、518:第二电极层
[0032]108、516:氧化物半导体层
[0033]110、514a:栅介电层
[0034]112、506:第一绝缘层
[0035]114、510:第二绝缘层
[0036]116、118、120、520a、520b、520c:电极接点
[0037]504:堆叠结构
[0038]512:开口
[0039]512a:侧壁
[0040]514:介电材料层
[0041]II
‑
II
’
、IV
‑
IV
’
:剖线
具体实施方式
[0042]以下实施例中所附的附图是为了能更完整地描述本专利技术的实施例，然而本专利技术仍可使用许多不同的形式来实施，不应被解释为限于以下描述的实施例。在不超出本专利技术的范围的情况下，可以利用其他实施例，并且进行结构上、逻辑上和电路上的改变。为了清楚起见，各个区域或膜层的相对厚度、距离及位置可能缩小或放大。另外，在附图中使用相似或相同的元件符号表示相似或相同的部位或特征的存在。
[0043]图1是依照本专利技术的第一实施例的一种半导体装置的俯视示意图。图2是图1沿着剖线II
‑
II
’
的剖视图。
[0044]请参照图1及图2，第一实施例的半导体装置包括基板100、第一电极层102、栅电极层104、第二电极层106、氧化物半导体层108、栅介电层110、第一绝缘层112以及第二绝缘层114。第一电极层102设置在基板100上，栅电极层104设置在第一电极层102上，且第二电极层106设置在栅电极层104上。在一实施例中，基板100可以为绝缘体覆硅(s本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：基板；第一电极层，设置于所述基板上；栅电极层，设置于所述第一电极层上；第二电极层，设置于所述栅电极层上，其中所述第一电极层与所述第二电极层是作为所述半导体装置的漏极与源极；氧化物半导体层，贯穿所述栅电极层并分别与所述第一电极层及所述第二电极层直接接触；栅介电层，设置于所述栅电极层与所述氧化物半导体层之间；第一绝缘层，设置于所述栅电极层与所述第一电极层之间；以及第二绝缘层，设置于所述栅电极层与所述第二电极层之间。2.如权利要求1所述的半导体装置，还包括多个电极接点，其分别连接至所述第一电极层、所述栅电极层及所述第二电极层。3.如权利要求1所述的半导体装置，其中所述氧化物半导体层的材料包括铟镓锌氧化物。4.如权利要求1所述的半导体装置，其中所述基板包括绝缘体覆硅基板。5.一种半导体装置的制造方法，包括：形成第一电极层于基板上；形成堆叠结构于所述第一电极层上，其中所述堆叠结构包括第一绝缘层、栅电极层以及第二绝缘层；形成开口于所述堆叠结构中；形成栅介电层于所述堆叠结构的所述开口的侧壁上；形成氧化物半导体层于所述开口中，其中所述栅介电层夹置于所述氧化物半导体层与所述栅电极层之间；以及形成第二电极层于所述堆叠结构上，以与所述氧化物半导体层直接接触。6.如权利要求5所述的半导体装置的制造方...

【专利技术属性】
技术研发人员：吉田宏，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：