【技术实现步骤摘要】
本专利技术涉及一种半导体装置及一种形成屏蔽结构的方法。
技术介绍
1、功率金属氧化物半导体场效晶体管(metal oxide semiconductor field effecttransistor，mosfet)是一种常应用于类和/或数字电路的功率元件，其可设计为在低压(例如约10伏特)下或是在高压(例如约200伏特)下工作。一般而言，垂直式功率mosfet可作为在低压下工作的功率mosfet，其可包括沟槽式功率mosfet(trench gate power mosfet，或称为umosfet)或是分离式栅极功率mosfet(split gate power mosfet)等。
2、在垂直式功率mosfet中，决定栅极与漏极之间的电荷量(qgd)的区域一般是受到蚀刻制作工艺的控制，亦即，qgd的稳定性是通过蚀刻来控制的。然而，在元件尺寸不断缩小的趋势下，已难以通过控制蚀刻条件来使功率mosfet的qgd具有良好的稳定性。
技术实现思路
1、本专利技术提供一种半导体装置及形成屏蔽结构的方法，其中沟道设计为形成于基体区的与栅极结构重叠的部分中且在平行于基底的第一表面的方向上延伸，如此一来，决定栅极与漏极之间的电荷量(qgd)的区域可通过光刻制作工艺来控制，使得半导体装置的qgd具有良好的稳定性。
2、本专利技术一实施例提供一种半导体装置，其包括基底、多个屏蔽结构以及多个栅极结构。基底包括胞元区以及与胞元区邻接的连接区。屏蔽结构设置在胞元区中且自基底的第一表面
3、在一些实施例中，半导体装置还包括绝缘层、源极层以及漏极层。绝缘层设置在基底的第一表面上且覆盖多个栅极结构。源极层设置在绝缘层上且与屏蔽结构电连接。漏极层设置在基底的与第一表面相对的第二表面上。
4、在一些实施例中，源极层包括延伸至绝缘层中的一部分。源极层的所述部分与屏蔽结构的介电图案接触。
5、在一些实施例中，第一导电图案与源极层的所述部分被设置在两者之间的介电图案间隔开来。
6、在一些实施例中，半导体装置还包括多个导电结构以及配线结构。导电结构设置在连接区中且自基底的第一表面延伸至基底中。导电结构中的每一者包括第二导电图案以及第二介电衬里，且第二介电衬里环绕第二导电图案。配线结构设置在导电结构上且将导电结构电连接至源极层。
7、在一些实施例中，设置在胞元区中的屏蔽结构通过设置在连接区中的导电结构与源极层电连接。
8、在一些实施例中，第一导电图案以及第二导电图案彼此连接形成连续的导电层。
9、在一些实施例中，第一介电衬里以及第二介电衬里彼此连接形成连续的介电衬里层。
10、在一些实施例中，配线结构包括设置在绝缘层上的配线层以及自配线层延伸至绝缘层中的通孔，且通孔与第二导电图案直接接触。
11、本专利技术一实施例提供一种形成屏蔽结构的方法，其包括以下步骤：提供基底，其中基底包括胞元区以及与胞元区邻接的连接区；在基底中形成自胞元区延伸至连接区的多个沟槽；在胞元区和连接区的沟槽中分别形成第一介电衬里以及第二介电衬里，其中第一介电衬里的顶表面的水平高度低于基底的顶表面的水平高度，且第二介电衬里的顶表面的水平高度约等于基底的顶表面的所述水平高度；在第一介电衬里和第二介电衬里上分别形成第一导电图案和第二导电图案，其中第一导电图案的顶表面的水平高度低于基底的顶表面的水平高度，且第二导电图案的顶表面的水平高度约等于基底的顶表面的水平高度；以及于第一导电图案和第一介电衬里上形成介电图案。
12、在一些实施例中，形成第一介电衬里、第二介电衬里、第一导电图案和第二导电图案的步骤包括：在形成沟槽之后，在基底上形成介电材料层，其中介电材料层共形地形成于胞元区和连接区的沟槽中；在沟槽中的介电材料层上形成导电材料层；在连接区上形成掩模图案以覆盖连接区的导电材料层；以掩模图案为掩模，移除胞元区的沟槽中的导电材料层的一部分，以形成第一导电图案；移除掩模图案；移除介电材料层的位于基底的顶表面上方的一部分以及位于第一导电图案的顶表面上方的一部分，以形成第一介电衬里和第二介电衬里；以及移除导电材料层的位于连接区的沟槽中的基底的顶表面上方的一部分，以形成第二导电图案。
13、在一些实施例中，介电图案的顶表面的水平高度约等于基底的顶表面的水平高度。
14、在一些实施例中，介电图案未形成于第二导电图案和第二介电衬里上。
15、基于上述，在上述半导体装置及形成屏蔽结构的方法中，沟道设计为形成于基体区的与栅极结构重叠的部分中且在平行于基底的第一表面的方向上延伸，如此一来，决定栅极与漏极之间的电荷量(qgd)的区域可通过光刻制作工艺来控制，使得半导体装置的qgd具有良好的稳定性。
本文档来自技高网...【技术保护点】
1.一种半导体装置，包括：
2.如权利要求1所述的半导体装置，还包括：
3.如权利要求2所述的半导体装置，其中所述源极层包括延伸至所述绝缘层中的一部分，所述源极层的所述部分与所述屏蔽结构的所述介电图案接触。
4.如权利要求3所述的半导体装置，其中所述第一导电图案与所述源极层的所述部分被设置在两者之间的所述介电图案间隔开来。
5.如权利要求2所述的半导体装置，还包括：
6.如权利要求5所述的半导体装置，其中所述设置在所述胞元区中的所述屏蔽结构通过设置在所述连接区中的所述导电结构与所述源极层电连接。
7.如权利要求5所述的半导体装置，其中所述第一导电图案以及所述第二导电图案彼此连接形成连续的导电层。
8.如权利要求5所述的半导体装置，其中所述第一介电衬里以及所述第二介电衬里彼此连接形成连续的介电衬里层。
9.如权利要求5所述的半导体装置，其中所述配线结构包括设置在所述绝缘层上的配线层以及自所述配线层延伸至所述绝缘层中的通孔，且所述通孔与所述第二导电图案直接接触。
10.一种形成
11.如权利要求10所述的方法，其中形成所述第一介电衬里、所述第二介电衬里、所述第一导电图案和所述第二导电图案的步骤包括：
12.如权利要求10所述的方法，其中所述介电图案的顶表面的水平高度约等于所述基底的所述顶表面的所述水平高度。
13.如权利要求10所述的方法，其中所述介电图案未形成于所述第二导电图案和所述第二介电衬里上。
...【技术特征摘要】
1.一种半导体装置，包括：
2.如权利要求1所述的半导体装置，还包括：
3.如权利要求2所述的半导体装置，其中所述源极层包括延伸至所述绝缘层中的一部分，所述源极层的所述部分与所述屏蔽结构的所述介电图案接触。
4.如权利要求3所述的半导体装置，其中所述第一导电图案与所述源极层的所述部分被设置在两者之间的所述介电图案间隔开来。
5.如权利要求2所述的半导体装置，还包括：
6.如权利要求5所述的半导体装置，其中所述设置在所述胞元区中的所述屏蔽结构通过设置在所述连接区中的所述导电结构与所述源极层电连接。
7.如权利要求5所述的半导体装置，其中所述第一导电图案以及所述第二导电图案彼此连接形成连续的导电层。
8....
【专利技术属性】
技术研发人员：张健乐，何昌瑾，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。