半导体结构及其形成方法技术

该发明专利技术公开了一种半导体结构及其形成方法，所述半导体结构包括：衬底；第一晶体管，所述第一晶体管位于所述衬底上，所述第一晶体管具有第一漏极部和第一源极部；共源极结构，所述共源极结构位于所述第一晶体管上方；第二晶体管，所述第二晶体管位于所述共源极结构上方，所述第二晶体管具有第二漏极部和第二源极部，所述共源极结构分别与所述第一漏极部和所述第二漏极部电性连接。根据本发明专利技术实施例的半导体结构，第一晶体管和第二晶体管均与共源极结构连接，共源极结构形成为第一晶体管和第二晶体管的共同输出端，结构简单且体积和面积小。小。小。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体结构及其形成方法。

技术介绍

[0002]相关技术的半导体结构如CMOS管包括堆叠形成的晶体管，这样每个晶体管形成为独立结构且具有独立的导电金属连接层，半导体结构的结构比较复杂且体积和面积较大。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体结构及其形成方法，所述半导体结构的第一晶体管和第二晶体管均与共源极结构连接，共源极结构形成为第一晶体管和第二晶体管的共同输出端，结构简单且体积和面积小。
[0004]根据本专利技术实施例的半导体结构，包括：衬底；第一晶体管，所述第一晶体管位于所述衬底上，所述第一晶体管具有第一漏极部和第一源极部；共源极结构，所述共源极结构位于所述第一晶体管上方；第二晶体管，所述第二晶体管位于所述共源极结构上方，所述第二晶体管具有第二漏极部和第二源极部，所述共源极结构分别与所述第一漏极部和所述第二漏极部连接。
[0005]根据本专利技术的一些实施例，所述第一晶体管包括：第一有源区，所述第一沟道层第一有源区位于所述衬底上，所述第一有源区包括所述第一漏极部、所述第一源极部以及位于所述第一漏极部和所述第二源极部之间的第一沟道区域；第一遮蔽层，所述第一遮蔽层覆盖所述第一有源区上部的部分侧壁，所述第一漏极部露出所述第一遮蔽层与所述共源极结构连接；第一栅介质层，所述第一栅介质层位于覆盖所述第一有源区的部分侧壁侧面且至少部分位于所述第一遮蔽层的下方；第一栅极层，所述第一栅极层位于覆盖所述第一栅介质层的表面。
[0006]根据本专利技术的一些实施例，所述第一栅介质层至少覆盖部分所述第一遮蔽层的表面。
[0007]根据本专利技术的一些实施例，所述第二晶体管包括：第二有源区，所述第二有源区位于所述共源极结构上方，所述第二有源区包括所述第二漏极部、所述第二源极部以及位于所述第二漏极部和所述第二源极部之间的第二沟道区域；第二遮蔽层，所述第二遮蔽层覆盖所述第二有源区上部的部分侧壁；第二栅介质层，所述第二栅介质层覆盖所述第二有源区的部分侧壁且至少部分位于所述第二遮蔽层的下方；第二栅极层，所述第二栅极层覆盖所述第二栅介质层的表面。
[0008]根据本专利技术的一些实施例，所述半导体结构还包括：第一导电连接部，所述第一导电连接部与所述第二源极部电连接且位于所述第二源极部上；与所述第二栅极层电连接的第二导电连接部；与所述共源极结构电连接的第三导电连接部；与所述第一栅极层电连接的第四导电连接部；与所述第一源极部电连接的第五导电连接部，所述第二导电连接部、所述第三导电连接部、所述第四导电连接部和所述第五导电连接部环绕所述第一导电连接部
设置。
[0009]根据本专利技术的一些实施例，所述半导体结构还包括：第一导电层，所述第一导电层形成在所述衬底上且与所述第一源极部连接，所述第一导电层与所述第五导电连接部电连接。
[0010]根据本专利技术的一些实施例，所述半导体结构还包括：共源延伸层，所述共源延伸层连接所述共源极结构和第三导电连接部。
[0011]根据本专利技术的一些实施例，所述共源延伸层的厚度小于所述共源层的厚度。
[0012]根据本专利技术的一些实施例，所述第一遮蔽层和/或所述第二遮蔽层包括氮化硅、氮氧化硅、碳氮化硅、碳化硅中的一种或任一组合。
[0013]本专利技术还提出了半导体结构的形成方法。
[0014]根据本专利技术实施例的半导体结构的形成方法，包括：提供一衬底；
[0015]于所述衬底上形成叠层结构，所述叠层结构从下至上依次包括第一初始有源层、初始共源层和第二初始有源层；
[0016]图形化所述叠层结构，从下至上依次形成第一有源区、共源极结构和第二有源区，所述第一有源区包括第一源极部和第一漏极部以及位于所述第一源极部和所述第一漏极部之间的第一沟道区域，所述第二有源区包括第二源极部和第二漏极部以及位于所述第二源极部和所述第二漏极部之间的第二沟道区域，所述共源层位于所述第一漏极部和所述第二漏极部之间；
[0017]形成覆盖所述第一有源区上部部分侧壁的第一遮蔽层；形成第一栅介质层和第一栅极层，所述第一栅介质层覆盖所述第一遮蔽层侧壁以及部分所述第一有源区的侧壁，所述第一栅极层覆盖所述第一栅介质层表面，所述第一栅极层、所述第一栅介质层、所述第一遮蔽层、所述第一导电层和所述第一有源区共同构成第一晶体管；
[0018]所述共源极结构位于所述第一晶体管上方；
[0019]形成第二遮蔽层，所述第二遮蔽层覆盖所述第二有源区上部的部分侧壁；
[0020]形成第二栅介质层和第二栅极层，所述第二栅介质层覆盖所述第二遮蔽层侧壁以及部分所述第二有源区的侧壁，，所述第二栅极层覆盖所述第二栅介质层表面，所述第二栅极层、所述第二栅介质层、所述第二遮蔽层和所述第二有源区共同构成第二晶体管。
[0021]根据本专利技术的一些实施例，于所述衬底上形成叠层结构的步骤包括：于所述衬底上依次形成所述第一初始有源层、外延牺牲层和所述第二初始有源层；形成贯穿所述第一初始有源层、外延牺牲层和所述第二初始有源层的支撑结构；去除所述外延牺牲层，以在所述第一初始有源层和所述第二初始有源层之间形成所述初始共源层；在去除部分所述叠层结构并暴露所述衬底表面以形成包括第一有源区、共源层和第二有源区的堆叠层的步骤中去除所述支撑结构。
[0022]根据本专利技术的一些实施例，于所述衬底上形成叠层结构的步骤包括：于所述衬底上依次形成所述第一初始有源层、外延牺牲层和所述第二初始有源层；形成贯穿所述第一初始有源层、外延牺牲层和所述第二初始有源层的支撑结构；去除所述外延牺牲层，并在所述第一初始有源层和所述第二初始有源层之间形成所述初始共源层；去除所述支撑结构；图形化所述叠层结构并暴露部分所述衬底表面，从下至上依次形成第一有源区、共源极结构和第二有源区。
[0023]根据本专利技术的一些实施例，图形化所述叠层结构后所述方法还包括：于所述衬底表面形成第一导电层，所述第一导电层与所述第一源极部电连接。
[0024]根据本专利技术的一些实施例，在形成遮蔽层所述第一导电层之后所述方法还包括：于所述第一导电层表面形成第一内隔离层，所述第一内隔离层覆盖所述第一有源区部分侧壁。在形成至少位于所述第一有源区上部侧壁的第一遮蔽层之后，形成所述第一栅介质层和第一栅极层之前，还包括：于所述第一导电层表面形成第一内隔离层。
[0025]根据本专利技术的一些实施例，形成所述第一遮蔽层和形成所述第一栅介质层和第一栅极层的步骤包括：于所述第二有源区侧壁、所述共源极结构侧壁和所述第一有源区上部的部分侧壁形成第一初始遮蔽层；于所述第一初始遮蔽层表面、所述第一有源区侧壁、所述第二有源区上表面和所述第一内隔离层表面形成第一初始栅介质层；于所述第一初始栅介质层表面形成所述第一初始栅极层；去除部分所述第一初始遮蔽层、部分所述第一初始栅介质层及部分所述第一初始栅极层，以形成覆盖部分所述第一有源区上部侧壁的第一遮蔽层，覆盖所述第一遮蔽层侧壁和所述第一有源区部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；第一晶体管，所述第一晶体管位于所述衬底上，所述第一晶体管具有第一漏极部和第一源极部；共源极结构，所述共源极结构位于所述第一晶体管上方；第二晶体管，所述第二晶体管位于所述共源极结构上方，所述第二晶体管具有第二漏极部和第二源极部，所述共源极结构分别与所述第一漏极部和所述第二漏极部连接。2.根据权利要求1所述的半导体结构，其特征在于，所述第一晶体管包括：第一有源区，所述第一有源区位于所述衬底上，所述第一有源区包括所述第一漏极部、所述第一源极部以及位于所述第一漏极部和所述第二源极部之间的第一沟道区域；第一遮蔽层，所述第一遮蔽层覆盖所述第一有源区上部的部分侧壁；第一栅介质层，所述第一栅介质层覆盖所述第一有源区的部分侧壁且至少部分位于所述第一遮蔽层的下方；第一栅极层，所述第一栅极层覆盖所述第一栅介质层的表面。3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅介质层至少覆盖部分所述第一遮蔽层的表面。4.根据权利要求2所述的半导体结构，其特征在于，所述第二晶体管包括：第二有源区，所述第二有源区位于所述共源极结构上方，所述第二有源区包括所述第二漏极部、所述第二源极部以及位于所述第二漏极部和所述第二源极部之间的第二沟道区域；第二遮蔽层，所述第二遮蔽层覆盖所述第二有源区上部的部分侧壁；第二栅介质层，所述第二栅介质层覆盖所述第二有源区的部分侧壁且至少部分位于所述第二遮蔽层的下方；第二栅极层，所述第二栅极层覆盖所述第二栅介质层的表面。5.根据权利要求4所述的半导体结构，其特征在于，还包括：第一导电连接部，所述第一导电连接部与所述第二源极部电连接且位于所述第二源极部上；与所述第二栅极层电连接的第二导电连接部；与所述共源极结构电连接的第三导电连接部；与所述第一栅极层电连接的第四导电连接部；与所述第一源极部电连接的第五导电连接部，所述第二导电连接部、所述第三导电连接部、所述第四导电连接部和所述第五导电连接部环绕所述第一导电连接部设置。6.根据权利要求5所述的半导体结构，其特征在于，还包括：第一导电层，所述第一导电层形成在所述衬底上且与所述第一源极部连接，所述第一导电层与所述第五导电连接部电连接。7.根据权利要求5所述的半导体结构，其特征在于，还包括：共源延伸层，所述共源延伸层连接所述共源极结构和第三导电连接部。8.根据权利要求7所述的半导体结构，其特征在于，所述共源延伸层的厚度小于所述共源极结构的厚度。
9.根据权利要求4所述的半导体结构，其特征在于，所述第一遮蔽层和/或所述第二遮蔽层包括氮化硅、氮氧化硅、碳氮化硅、碳化硅中的一种或任一组合。10.一种半导体结构的形成方法，其特征在于，包括：提供一衬底；于所述衬底上形成叠层结构，所述叠层结构从下至上依次包括第一初始有源层、初始共源层和第二初始有源层；图形化所述叠层结构，从下至上依次形成第一有源区、共源极结构和第二有源区，所述第一有源区包括第一源极部和第一漏极部以及位于所述第一源极部和所述第一漏极部之间的第一沟道区域，所述第二有源区包括第二源极部和第二漏极部以及位于所述第二源极部和所述第二漏极部之间的第二沟道区域，所述共源极结构位于所述第一漏极部和所述第二漏极部之间；形成覆盖所述第一有源区上部部分侧壁的第一遮蔽层；形成第一栅介质层和第一栅极层，所述第一栅介质层覆盖所述第一遮蔽层侧壁以及部分所述第一有源区的侧壁，所述第一栅极层覆盖所述第一栅介质层表面，所述第一栅极层、所述第一栅介质层、所述第一遮蔽层和所述第一有源区共同构成第一晶体管；所述共源极结构位于所述第一晶体管上方；...

【专利技术属性】
技术研发人员：黄猛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：