存储器装置及操作存储器装置的方法制造方法及图纸

本技术涉及电子装置。例如，本技术涉及存储器装置及操作存储器装置的方法。根据实施方式的存储器装置包括：存储器单元、页缓冲器和测试执行器，该测试执行器控制页缓冲器以通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷。检测感测节点的缺陷。检测感测节点的缺陷。

【技术实现步骤摘要】
存储器装置及操作存储器装置的方法


[0001]本公开涉及电子装置，并且更具体地涉及存储器装置及操作存储器装置的方法。

技术介绍

[0002]储存装置是在主机装置的控制下存储数据的装置。储存装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以分类为易失性存储器装置和非易失性存储器装置。
[0003]易失性存储器装置可以仅在从电源接收电力的同时存储数据。当切断供电时，易失性存储器装置中所存储的数据可以丢失。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0004]非易失性存储器装置可以是即使切断电源的电力也不会丢失数据的装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。

技术实现思路

[0005]根据本公开的实施方式的存储器装置可以包括：存储器单元，其连接到位线；页缓冲器，其存储要存储在存储器单元中的数据；以及测试执行器，其控制页缓冲器以通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷；并且页缓冲器可以包括：测试电压传送组件，其向感测节点发送第一测试电压或第二测试电压；感测节点连接器，其电连接位线和感测节点；以及感测锁存器，其锁存与感测节点的电位电平相对应的感测值，并向测试执行器提供感测值。
[0006]根据本公开的实施方式的操作存储器装置的方法可以包括：通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压；以及根据感测节点的电位电平是否被改变为小于预设参考电平来检测感测节点的缺陷。
附图说明
[0007]图1是例示根据本公开的实施方式的储存系统的图。
[0008]图2是例示根据本公开的实施方式的存储器装置的图。
[0009]图3是例示图2所示的多个存储块中的任何一个的结构的图。
[0010]图4是例示根据本公开的实施方式的页缓冲器的图。
[0011]图5是例示向图4所示的页缓冲器的感测节点施加第一测试电压的实施方式的图。
[0012]图6是例示向图4所示的页缓冲器的感测节点施加第二测试电压的实施方式的图。
[0013]图7是示意性地例示用于向感测节点施加第一测试电压和第二测试电压的控制信号的信号波形的图。
[0014]图8是例示检测图4所示的页缓冲器的感测节点的缺陷的实施方式的图。
[0015]图9是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
[0016]图10是例示根据本公开的实施方式的存储器控制器的图。
[0017]图11是例示应用根据本公开的实施方式的储存装置的存储卡系统的框图。
[0018]图12是例示应用根据本公开的实施方式的储存装置的固态驱动器(SSD)系统的框图。
[0019]图13是例示应用根据本公开的实施方式的储存装置的用户系统的框图。
具体实施方式
[0020]仅例示了根据本说明书或申请中所公开的构思的实施方式的具体结构或功能描述，以描述根据本公开的构思的实施方式。可以以各种形式来执行根据本公开的构思的实施方式，并且描述不限于在本说明书或申请中描述的实施方式。
[0021]本公开的实施方式提供了通过感测感测节点的缺陷来防止性能降低的存储器装置及操作该存储器装置的方法。
[0022]根据本技术，提供了通过感测感测节点的缺陷来防止性能降低的存储器装置及操作该存储器装置的方法。
[0023]图1是例示根据本公开的实施方式的储存系统的图。
[0024]参照图1，储存系统可以实现为个人计算机(PC)、数据中心、企业数据储存系统、包括直连式存储(DAS)的数据处理系统、包括存储区域网络(SAN)的数据处理系统、以及包括网络附接存储(NAS)的数据处理系统等。
[0025]储存系统可以包括储存装置1000和主机400。
[0026]储存装置1000可以是根据诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC、或车载信息娱乐系统之类的主机400的请求存储数据的装置。
[0027]根据作为与主机400的通信方法的主机接口，储存装置1000可以被制造为各种类型的储存装置之一。例如，储存装置1000可以被配置为诸如SSD，MMC、eMMC、RS
‑
MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)储存装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型储存装置，外围组件互连(PCI)卡类型储存装置，PCI
‑
快速(PCI
‑
E)卡类型储存装置，紧凑型闪存(CF)卡，智能媒体卡以及记忆棒之类的各种类型的储存装置中的任何一种。
[0028]储存装置1000可以被制造为各种类型的封装件中的任何一种。例如，储存装置1000可以被制造为诸如层叠式封装(PoP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)之类的各种类型的封装类型中的任何一种。
[0029]储存装置1000可以包括存储器装置100和存储器控制器200。
[0030]存储器装置100可以响应于存储器控制器200的控制而操作。例如，存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元(未示出)当中通过地址所选择的存储器单元。存储器装置100可以对通过地址所选择的存储器单元执行由命令所指示的操作。
[0031]命令可以是例如编程命令、读取命令或擦除命令，并且由命令所指示的操作可以
是例如编程操作(或写入操作)、读取操作或擦除操作。
[0032]例如，存储器装置100可以接收编程命令、地址和数据，并且将数据编程在通过地址所选择的存储器单元中。这里，要编程在被选存储器单元中的数据可以定义为写入数据。
[0033]例如，存储器装置100可以接收读取命令和地址，并从存储器单元阵列101中的通过地址所选择的区域读取数据。存储器装置100中所存储的数据当中的要从被选区域读取的数据可以被定义为读取数据。
[0034]例如，存储器装置100可以接收擦除命令和地址，并且擦除通过地址所选择的区域中存储的数据。
[0035]例如，存储器装置100可以用双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存(垂直NAND)、NOR闪存、电阻式随机存取存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：存储器单元，所述存储器单元连接到位线；页缓冲器，所述页缓冲器存储要存储在所述存储器单元中的数据；以及测试执行器，所述测试执行器控制所述页缓冲器以通过所述位线向所述页缓冲器的感测节点依次施加第一测试电压和电平低于所述第一测试电压的电平的第二测试电压，并且根据所述感测节点的电位电平是否改变来检测所述感测节点的缺陷；其中，所述页缓冲器包括：测试电压传送组件，所述测试电压传送组件向所述感测节点传送所述第一测试电压或所述第二测试电压；感测节点连接器，所述感测节点连接器将所述位线和所述感测节点电连接；以及感测锁存器，所述感测锁存器锁存与所述感测节点的所述电位电平相对应的感测值并且向所述测试执行器提供所述感测值。2.根据权利要求1所述的存储器装置，其中，响应于从外部控制器输入的测试命令，所述测试执行器控制所述页缓冲器以通过所述位线向所述页缓冲器的所述感测节点依次施加所述第一测试电压和电平低于所述第一测试电压的电平的所述第二测试电压，并且根据所述感测节点的所述电位电平是否改变来检测所述感测节点的缺陷。3.根据权利要求1所述的存储器装置，其中，所述测试执行器依次地向所述页缓冲器提供位线偏置信号以向所述感测节点施加所述第一测试电压并且向所述页缓冲器提供位线放电信号以向所述感测节点施加所述第二测试电压。4.根据权利要求3所述的存储器装置，其中，所述测试执行器向所述测试电压传送组件提供所述位线偏置信号，然后向所述测试电压传送组件提供所述位线放电信号。5.根据权利要求3所述的存储器装置，其中，所述测试执行器向所述测试电压传送组件提供所述位线放电信号，然后向所述测试电压传送组件提供所述位线偏置信号。6.根据权利要求3所述的存储器装置，其中，所述测试电压传送组件响应于所述位线偏置信号而向所述位线提供所述第一测试电压，并且响应于所述位线放电信号而向所述位线提供所述第二测试电压。7.根据权利要求6所述的存储器装置，其中，所述测试电压传送组件包括：偏置晶体管，所述偏置晶体管响应于所述位线偏置信号而导通；以及放电晶体管，所述放电晶体管响应于所述位线放电信号而导通。8.根据权利要求7所述的存储器装置，其中，所述感测节点的所述电位电平响应于所述偏置晶体管的导通和所述放电晶体管的截止而改变...

【专利技术属性】
技术研发人员：林星默，梁仁坤，辛在贤，崔亨进，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：