电平移位器电路及其操作方法技术

本公开涉及电平移位器电路及其操作方法。一种电路包括输入电路、电平移位器电路和输出电路。输入电路耦合到第一电压源，并且被配置为接收第一输入信号并生成至少第二输入信号或第三输入信号。电平移位器电路耦合到输入电路和第二电压源，并且被配置为接收第一使能信号、第二输入信号或第三输入信号，并且响应于第一使能信号、第二输入信号或第三输入信号生成第一信号。电平移位器电路包括头部电路，头部电路耦合到第一节点，并且被配置为响应于第一使能信号启用或禁用电平移位器电路。输出电路耦合到至少电平移位器电路和第二电压源，并且被配置为接收第一信号并生成输出信号。且被配置为接收第一信号并生成输出信号。且被配置为接收第一信号并生成输出信号。

【技术实现步骤摘要】
具有不同于所述第一电压摆幅的第二电压摆幅；响应于所述第一使能信号 禁用第二电路，所述第二电路耦合到所述电平移位器电路的第一输出节 点；以及由输出电路响应于至少所述第一使能信号或所述第一信号生成输 出信号。
附图说明
[0006]当结合附图阅读时，通过下面的具体实施方式可以最好地理解本公开 的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实 际上，为了讨论的清楚，各种特征的尺寸可能被任意增大或减小。
[0007]图1是根据一些实施例的集成电路的框图。
[0008]图2是根据一些实施例的电路的电路图。
[0009]图3A
‑
图3D是根据一些实施例的集成电路的示意图。
[0010]图4是根据一些实施例的电路的电路图。
[0011]图5A
‑
图5B是根据一些实施例的操作电路的方法的流程图。
[0012]图6是根据一些实施例的形成或制造集成电路的方法的流程图。
[0013]图7是根据一些实施例的生成集成电路的布局设计的方法的流程图。
[0014]图8是根据一些实施例的用于设计IC布局设计和制造IC电路的系统 的示意图。
[0015]图9是根据本公开的至少一个实施例的IC制造系统以及与之相关联 的IC制造流程的框图。
具体实施方式
[0016]下面的公开内容提供了用于实现所提供的主题的特征的不同的实施例 或示例。下文描述了组件、材料、值、步骤、布置等的具体示例以简化本 公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中， 在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式 形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第 二特征之间形成附加特征使得第一特征和第二特征不直接接触的实施例。 此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了 简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间 的关系。
[0017]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、
ꢀ“
下”、“上方”、“上”等)，以易于描述附图中所示的一个要素或特 征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相 关术语旨在涵盖器件在使用中或工作中的处于除了附图中所示朝向之外的 不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并 且本文使用的空间相关描述符同样可以相应地进行解释。
[0018]根据一些实施例，电路包括输入电路、电平移位器电路和输出电路。 在一些实施例中，输入电路耦合到第一电压源，并且被配置为接收第一输 入信号。在一些实施例中，输入电路还被配置为至少生成第二输入信号或 第三输入信号。在一些实施例中，第一输入信号具有第一电压摆幅。
[0019]在一些实施例中，电平移位器电路至少耦合到输入电路和不同于第一 电压源的第二电压源。
[0020]在一些实施例中，电平移位器电路被配置为至少接收第一使能信号、 第二输入信
号或第三输入信号。在一些实施例中，电平移位器电路被配置 为响应于至少第一使能信号、第二输入信号或第三输入信号来生成至少第 一信号。在一些实施例中，第一信号具有不同于第一电压摆幅的第二电压 摆幅。
[0021]在一些实施例中，电平移位器电路包括耦合到电平移位器电路的第一 节点的头部电路。在一些实施例中，头部电路被配置为接收第一使能信 号。在一些实施例中，头部电路被配置为响应于第一使能信号来启用或禁 用电平移位器电路。
[0022]在一些实施例中，输出电路至少耦合到电平移位器电路和第二电压 源，并且被配置为接收第一信号，并且生成至少一个输出信号。
[0023]在一些实施例中，电平移位器电路还包括第一路径和第二路径。在一 些实施例中，第一路径和第二路径由第一使能信号启用或禁用。在一些实 施例中，第一路径或第二路径包括头部晶体管。在一些实施例中，通过在 电平移位器电路的第一路径或第二路径中包括头部电路，响应于电平移位 器电路被第一使能信号禁用，减少或防止电平移位器电路的第一路径和第 二路径中的泄漏电流，从而产生比其他方法更低的功耗。
[0024]图1是根据一些实施例的集成电路100的框图。
[0025]集成电路100包括输入电路102、使能电路104、电平移位器电路106 和输出电路108。
[0026]输入电路102耦合到电平移位器电路106的第一输入端子。输入电路 102被配置为接收输入信号IN，并且至少生成输入信号IB或输入信号 IBB。输入信号IB与输入信号IN成反相。输入信号IBB与输入信号IB成 反相。在一些实施例中，输入电路102被配置为将输入信号IN、输入信号 IB或输入信号IBB中的一者或多者输出到电平移位器电路106。
[0027]在一些实施例中，输入电路102耦合到第一电压源节点1N。在一些 实施例中，第一电压源节点1N具有第一电源电压VDDL(图2和图4)，因此被称为处于VDDL电压域中。在一些实施例中，第一电源电压 VDDL具有第一电压摆幅。在一些实施例中，输入信号IN、输入信号IB 或输入信号IBB中的一者或多者具有第一电压摆幅。
[0028]使能电路104耦合到电平移位器电路106的第二输入端子和信号源 NSLEEP。使能电路104被配置为接收信号NSLEEP，并且生成信号 SLEEP。信号SLEEP与信号NSLEEP成反相。在一些实施例中，使能电 路104被配置为接收信号NSLEEP，并且生成信号SLEEP和信号 NSLEEPD(图4)。信号NSLEEPD与信号SLEEP成反相。在一些实施例 中，使能电路104被配置为向电平移位器电路106输出信号SLEEP。在一 些实施例中，使能电路104被配置为向电平移位器电路106输出至少信号 SLEEP或信号NSLEEPD。在一些实施例中，至少信号NSLEEP、信号 SLEEP或信号NSLEEPD是配置为启用电平移位器电路106或输出电路 108的对应的使能信号。
[0029]电平移位器电路106耦合到输入电路102、使能电路104和输出电路 108。
[0030]电平移位器电路106被配置为至少接收信号SLEEP、输入信号IB或 输入信号IBB。在一些实施例中，电平移位器电路106被配置为至少接收 信号SLEEP、信号NSLEEPD、输入信号IB或输入信号IBB。
[0031]在一些实施例中，电平移位器电路106被配置为响应于至少信号 SLEEP、信号NSLEEPD、输入信号IB或输入信号IBB生成至少第一信号 SH1或第二信号SH2。电平移位器电路106被配置为向输出电路108输出 至少第一信号SH1或第二信号SH2。换句话说，第一信号
SH1或第二信 号SH2中的一者或多者是电平移位器电路106的输出。
[0032]在一些实施例中，电平移位器电路106耦合到第二电压源节点2N， 第二电压源节点2N具有第二电源电压VDD(图2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：输入电路，耦合到第一电压源，并且所述输入电路被配置为接收第一输入信号，并且生成至少第二输入信号或第三输入信号；电平移位器电路，耦合到至少所述输入电路和不同于所述第一电压源的第二电压源，并且所述电平移位器电路被配置为接收至少第一使能信号、所述第二输入信号或所述第三输入信号，并且响应于至少所述第一使能信号、所述第二输入信号或所述第三输入信号生成至少第一信号，所述电平移位器电路包括：头部电路，耦合到所述电平移位器电路的第一节点，所述头部电路被配置为接收所述第一使能信号，所述头部电路被配置为响应于所述第一使能信号启用或禁用所述电平移位器电路；以及输出电路，耦合到至少所述电平移位器电路和所述第二电压源，并且所述输出电路被配置为接收所述第一信号，并且生成至少输出信号。2.根据权利要求1所述的电路，还包括：使能电路，耦合到所述第二电压源和所述电平移位器电路，并且所述使能电路被配置为响应于接收第二使能信号生成至少所述第一使能信号。3.根据权利要求2所述的电路，其中，所述使能电路包括：第一反相器，包括输入端子和输出端子，所述输入端子被配置为接收所述第二使能信号，并且所述输出端子被配置为输出所述第一使能信号，所述第一使能信号与所述第二使能信号成反相。4.根据权利要求2所述的电路，其中，所述输入电路具有第一阈值电压；所述使能电路具有不同于所述第一阈值电压的第二阈值电压；所述电平移位器电路的第一部分具有所述第二阈值电压，并且所述电平移位器电路的第一部分包括所述头部电路；所述电平移位器电路的第二部分具有不同于所述第一阈值电压和所述第二阈值电压的第三阈值电压；并且所述输出电路具有所述第二阈值电压。5.根据权利要求1所述的电路，其中，所述电平移位器电路还包括：第一路径，耦合在所述第一节点和具有参考电源电压的基准电压源节点之间；和第二路径，与所述第一路径平行，所述第二路径耦合在所述第一节点和所述基准电压源节点之间。6.根据权利要求5所述的电路，其中，所述第一路径包括：第一p型晶体管，具有被配置为接收所述第一信号的第一端子，并且所述第一p型晶体管的第二端子耦合到所述第一节点和所述头部电路；第二p型晶体管，具有被配置为接收所述第二输入信号的第一端子，并且所述第二p型晶体管的第二端子耦合到所述第一p型晶体管的第三端子，并且所述第二p型晶体管的第三端子耦合到至少第二节点；以及第一n型晶体管，具有被配置为接收所述第二输入信号的第一端子，并且所述第一n型晶体管的第二端子耦合到所述第二节点和所述第二p型晶体管的第三端子，并且所述第一n
型晶体管的第三端子耦合到所述基准电压源节点...

【专利技术属性】
技术研发人员：丁婧，严章英，孟庆超，潘磊，
申请(专利权)人：台积电南京有限公司台积电中国有限公司，
类型：发明
国别省市：