与禁用区相邻的边界单元制造技术

本公开涉及与禁用区相邻的边界单元。一种集成电路，包括第一型有源区结构的阵列和第二型有源区结构的阵列，这些阵列在第一禁用区的第一竖直区边界和第二禁用区的第二竖直区边界之间在第一方向上延伸。该集成电路还包括与第一竖直区边界对齐的第一侧边界单元的阵列和与第二竖直区边界对齐的第二侧边界单元的阵列。在第一侧边界单元的阵列中，第一侧边界单元具有第一ESD保护电路和拾取区。在第二侧边界单元的阵列中，第二侧边界单元具有第二ESD保护电路。ESD保护电路。

【技术实现步骤摘要】
与禁用区相邻的边界单元


[0001]本公开涉及半导体领域，尤其涉及与禁用区相邻的边界单元

技术介绍

[0002]集成电路(IC)小型化的最新趋势导致功耗更低但以更高速度提供更多功能的更小器件。小型化工艺也导致了更严格的设计和制造规范以及可靠性挑战。各种电子设计自动化(EDA)工具生成、优化和验证集成电路的标准单元布局设计，同时确保满足标准单元布局设计和制造规范。

技术实现思路

[0003]本公开的第一方面涉及一种集成电路，包括：具有第一竖直区边界的第一禁用区；具有第二竖直区边界的第二禁用区；第一型有源区结构的阵列和第二型有源区结构的阵列，在所述第一竖直区边界和所述第二竖直区边界之间在第一方向上延伸，并且其中，所述第一竖直区边界和所述第二竖直区边界中的每个在垂直于所述第一方向的第二方向上延伸；第一侧边界单元的阵列，沿所述第二方向与所述第一竖直区边界对齐，其中，第一侧边界单元具有拾取区和一个或多个ESD保护电路；和第二侧边界单元的阵列，沿所述第二方向与所述第二竖直区边界对齐，其中，所述第二侧边界单元具有一个或多个ESD保护电路。
[0004]本公开的第二方面涉及一种集成电路，包括：第一禁用区，具有在垂直于第一方向的第二方向上延伸的第一竖直区边界；第二禁用区，具有在所述第二方向上延伸的第二竖直区边界；有源区结构的阵列，包括第一对相邻有源区结构和第二对相邻有源区结构，所述第一对相邻有源区结构具有第一第一型有源区结构和第一第二型有源区结构，所述第二对相邻有源区结构具有第二第一型有源区结构和第二第二型有源区结构，其中，所述第一第一型有源区结构与所述第二第一型有源区结构相邻，并且其中，所述有源区结构的阵列中的每个有源区结构在所述第一竖直区边界和所述第二竖直区边界之间在所述第一方向上延伸；第一侧边界单元，与所述第一竖直区边界相邻并且具有一个或多个ESD保护电路和至少一个拾取区；和第二侧边界单元，与所述第二竖直区边界相邻并且具有一个或多个ESD保护电路。
[0005]本公开的第三方面涉及一种半导体器件，包括：硅通孔；围绕所述硅通孔的禁用区；有源区结构，终止于所述禁用区的竖直区边界；边界单元，具有所述有源区结构中的ESD器件区、虚设器件区和拾取区，其中，所述拾取区位于所述ESD器件区和所述虚设器件区之间；并且其中，所述边界单元与所述竖直区边界相邻，并且具有所述ESD器件区中的ESD保护电路。
附图说明
[0006]在结合附图阅读时，通过下面的具体描述来最佳地理解本公开的各方面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各
种特征的尺寸可能被任意增大或减小。
[0007]图1是根据一些实施例的集成电路的示意性平面图。
[0008]图2A
‑
2E是根据一些实施例的围绕图1中的禁用区(keep
‑
out zone)的边界单元中的各种器件区的示意图。
[0009]图3A
‑
3B是根据一些实施例的在禁用区的两个竖直区边界之间的区域的示意性平面图。
[0010]图4A
‑
4B是根据一些实施例的图3A中的边界单元中的ESD器件区的片段的布局图。
[0011]图4A1是根据一些实施例的图4A所指定的ESD器件区在切割平面A
‑
A
’
中的截面图。
[0012]图4A2是根据一些实施例的图4A所指定的ESD器件区在切割平面B
‑
B
’
中的截面图。
[0013]图4A3是根据一些实施例的图4A所指定的ESD器件区在切割平面C
‑
C
’
中的截面图。
[0014]图4C是根据一些实施例的图3B中的边界单元中的p型拾取区和填充区的片段的布局图。
[0015]图4D是根据一些实施例的图3B中的边界单元中的n型拾取区和填充区在竖直翻转之后的片段的布局图。
[0016]图4E是根据一些实施例的图2D的边界单元中的填充区的片段的布局图。
[0017]图5A
‑
5B是根据一些实施例的对应地表示图4A
‑
4B中的布局图的棍棒图(stick diagram)。
[0018]图5C
‑
5D是根据一些实施例的对应地表示图4C
‑
4D中的布局图的棍棒图。
[0019]图5E是根据一些实施例的表示图4E中的布局图的棍棒图。
[0020]图6A
‑
6B是分别对应于图5A
‑
5B的棍棒图的等效电路。
[0021]图6C
‑
6D是分别对应于图5C
‑
5D的棍棒图的等效电路。
[0022]图6E是对应于图5E的棍棒图的等效电路。
[0023]图7A是根据一些实施例的集成电路的示意性平面图。
[0024]图7B
‑
7C是如图7B所示的阵列边界单元中的边界单元的示例。
[0025]图8A
‑
8B是根据一些实施例的禁用区的两个竖直区边界之间的区域的示意性平面图。
[0026]图9是根据一些实施例的半导体器件的截面图。
[0027]图10是根据一些实施例的电子设计自动化(EDA)系统的框图。
[0028]图11是根据一些实施例的集成电路(IC)制造系统以及与其相关联的IC制造流的框图。
具体实施方式
[0029]下面的公开提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。以下描述了组件、值、操作、材料、布置等的具体示例，以简化本公开。当然，这些只是示例，并不打算加以限制。其他组件、值、操作、材料、布置等都在考虑之中。例如，在后面的描述中第二特征之上或上的第一特征的形成可包括第一和第二特征形成直接接触的实施例，并且可包括附加功能可在第一和第二特征之间形成使得第一和第二特征可能不会直接接触的实施例。此外，本公开可在各种示例中重复引用数字和/或字母。这种重复是为了简单和清晰，本身并不规定所讨论的各种实施例和/或配置之间的关系。
[0030]此外，为了便于描述，本文可使用空间相关术语，如“下方”、“之下”、“低于”、“之上”、“高于”等，以描述图中所示的一个元素或特征与另一个元素或特征的关系。空间相对术语旨在包含除了在图中描述的方向之外在使用或操作中器件的不同方向。装置可以以其他方式定向(旋转90度或在其他方向)，本文使用的空间相对描述符可同样相应地解释。
[0031]在一些实施例中，集成电路包括一个或多个矩形禁用区，并且每个禁用区被设计为容纳至少一个硅通孔(through silicon via，TSV)。在一些集成电路中，穿过TSV的导电柱被实现为RF天线的一部分。在一些实施例中，边界单元被实现为与禁用区相邻并且与禁用区的区边界对齐。当一些边界单元使用拾取区(pick...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：具有第一竖直区边界的第一禁用区；具有第二竖直区边界的第二禁用区；第一型有源区结构的阵列和第二型有源区结构的阵列，在所述第一竖直区边界和所述第二竖直区边界之间在第一方向上延伸，并且其中，所述第一竖直区边界和所述第二竖直区边界中的每个在垂直于所述第一方向的第二方向上延伸；第一侧边界单元的阵列，沿所述第二方向与所述第一竖直区边界对齐，其中，第一侧边界单元具有拾取区和一个或多个ESD保护电路；和第二侧边界单元的阵列，沿所述第二方向与所述第二竖直区边界对齐，其中，所述第二侧边界单元具有一个或多个ESD保护电路。2.根据权利要求1所述的集成电路，其中，所述第一侧边界单元中的有源区结构的大部分长度被一个或多个ESD器件区占据。3.根据权利要求1所述的集成电路，其中，所述第一侧边界单元中的有源区结构中具有ESD器件区和虚设器件区，并且其中，所述虚设器件区位于所述ESD器件区和所述第一竖直区边界之间。4.根据权利要求3所述的集成电路，其中，所述ESD器件区是二极管器件区和天线器件区之一。5.根据权利要求1所述的集成电路，其中，所述第一侧边界单元中还具有虚设器件区，并且其中，所述虚设器件区位于所述拾取区和所述第一竖直区边界之间。6.根据权利要求1所述的集成电路，其中，所述第二侧边界单元中的有源区结构的大部分长度被一个或多个ESD器件区占据。7.根据权利要求1所述的集成电路，其中，所述第二侧边界单元中...

【专利技术属性】
技术研发人员：钟嘉良，王新泳，陈村村，
申请(专利权)人：台积电南京有限公司台积电中国有限公司，
类型：发明
国别省市：