【技术实现步骤摘要】
一种用于高压CMOS SOI工艺的抗辐照双向高压ESD结构
[0001]本专利技术涉及高压CMOS SOI工艺
，特别涉及一种用于高压CMOS SOI工艺的抗辐照双向高压ESD结构。
技术介绍
[0002]ESD保护技术一直是集成电路领域的难题，尤其是高工作电压工艺的ESD保护技术，面临面积大，能力弱，保护效果差的难题，对于普通的半导体代工厂一般会经过多年多代的迭代向用户提供ESD解决方案，但是这种ESD方案一般不适用于SOI工艺，一方面本来SOI工艺不常见，特别是高压SOI工艺，能够提供高压SOI工艺的代工厂商，高压SOI工艺由于考虑漏电，寄生参数等影响特意的做薄SOI上部的硅层厚度，这样就限制了电流流经的路径电阻。另外能够提供抗辐照高压SOI工艺的代工厂更少，缺乏成熟的ESD解决方案，更不要说双向耐压的ESD方案。双向耐压的ESD方案传统的实现方式是通过两个单项的ESD保护器件进行背靠背的串联，达到目的，这种方案面积效率极低，并且由于单项的ESD保护器件正向导通时体二极管电阻大导致需要额外的增加面积，另外传统的这种...
【技术保护点】
【技术特征摘要】
1.一种用于高压CMOSSOI工艺的抗辐照双向高压ESD结构，其特征在于，包括n个依次串联的ESD单元结构，其中n为大于等于1的整数；每个ESD单元结构包括：两个NMOS管N1、NMOS管N2，一个NPN管N3；所述NMOS管N1的漏极连接到所述NPN管N3的集电极或者发射极，所述NMOS管N2的漏极连接到所述NPN管N3的发射极或者集电极，所述NMOS管N1和所述NMOS管N2的源极和体极一起共同连接到所述NPN管N3的基极，所述NMOS管N1的栅极连接到所述NMOS管N2的漏极，所述NMOS管N2的栅极连接到所述NMOS管N1的漏极；其中当n大于等于2时，每相邻两个ESD单元结构之间的串联方式为：前一个所述NPN管N3的发射极或者集电极与后一个所述NPN管N3的集电极或者发射极对应相连。2.如权利要求1所述的一种用于高压CMOSSOI工艺的抗辐照双向高压ESD结构，其特征在于，所述NMOS管N1和所述NMOS管N2的结构均采用高压NMOS器件，所述NMOS器件结构包括：第一衬底层(101)、第一埋氧层BOX(102)、P型阱Pwell(103)、第一漂移区注入层NHV(104)、第二漂移区注入层NHV(105)、第一场区氧化层FOX(106)、第二场区氧化层FOX(107)、第一P+注入区(108)、第一N+注入区(109)、第二N+注入区(110)、第一多晶硅栅氧层Poly(111)和第一深槽隔离层Trench(112)；所述第一衬底层(101)的顶部依次设有所述第一埋氧层BOX(102)和所述P型阱Pwell(103)，所述P型阱Pwell(103)的顶部由左至右依次布设有所述第一场区氧化层FOX(106)、所述第一漂移区注入层NHV(104)、所述第二漂移区注入层NHV(105)、所述第二场区氧化层FOX(107)和所述第一P+注入区(108)，其中所述第一漂移区注入层NHV(104)内布设有所述第一N+注入区(109)，所述第二漂移区注入层NHV(105)内布设有所述第二N+注入区(110)，所述第一漂移区注入层NHV(104)和所述第二漂移区注入层NHV(105)的上方通过绝缘氧化层连接有所述第一多晶硅栅氧层Poly(111)，所述NMOS器件结构的四周外侧还包覆有所述第一深槽隔离层Trench(112)，所述第一场区氧化层FOX(106)的左右两端分别与所述第一深槽隔离层Trench(112)和所述第一漂移区注入层NHV(104)相连接，所述第二场区氧化层FOX(107)的左右两端分别与所述第二漂移区注入层NHV(105)和所述第一P+注入区(108)相连，且所述第一场区氧化层FOX(106)和所述第二场区氧化层FOX(107)的上端向上凸起裸露。3.如权利要求2所述的一种用于高压CMOSSOI工艺的抗辐照双向...
【专利技术属性】
技术研发人员：林中瑀，陈玉皎，毛烁，马镇，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。