一种LDMOS工艺TVS器件及其制造方法技术

本发明专利技术提供了一种LDMOS工艺TVS器件及其制造方法，其中LDMOS工艺TVS器件包括：基板主体，基板主体包括元胞区、触发区和终端区；元胞区中形成有MOS管，触发区中形成有TVS管，TVS管为N型半导体和P半导体相互间隔的结构；基板主体上形成有栅极电阻、栅极结构、互连金属；构成TVS管、栅极电阻和栅极结构的材料在同一工艺步骤中形成；栅极结构与MOS管的栅极相连接；互连金属使TVS管的阳极通过栅极结构与MOS管的栅极相连接；使栅极电阻并联于TVS管的阳极与MOS管的源极之间；使MOS的漏极与TVS管的阴极相连；MOS管通过LDMOS工艺制造，互连金属均设置在基板主体的同一侧。置在基板主体的同一侧。置在基板主体的同一侧。

【技术实现步骤摘要】
一种LDMOS工艺TVS器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种LDMOS工艺TVS器件及其制造方法。

技术介绍

[0002]瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
[0003]现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。
[0004]因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。

技术实现思路

[0005]本专利技术的目的是提出一种LDMOS工艺TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。
[0006]为了实现上述目的，本专利技术提供了一种LDMOS工艺TVS器件，包括：
[0007]基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为N型半导体和P半导体相互间隔的结构；
[0008]所述基板主体上形成有栅极电阻、栅极结构、互连金属；构成所述TVS管、所述栅极电阻和所述栅极结构的材料在同一工艺步骤中形成；
[0009]所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；
[0010]所述MOS管通过LDMOS工艺制造，所述互连金属均设置在所述基板主体的同一侧。
[0011]可选方案中，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
[0012]可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
[0013]可选方案中，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
[0014]所述触发区包括：形成在所述外延层表面上方的间隔设置的N型掺杂多晶硅和P型掺杂多晶硅，以构成所述N型半导体和P半导体相互间隔的结构的所述TVS管。
[0015]可选方案中，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
[0016]所述元胞区和所述元胞区至所述触发区包括：形成在所述外延层中的轻掺杂第二导电类型的第二井区，形成在所述第二井区中重掺杂第二导电类型的第一注入区；形成在所述外延层中的重掺杂第一导电类型的深体区，形成在所述深体区外周的第一导电类型的
第三井区；形成在所述第三井区中的第二导电类型的第二注入区；形成在所述外延层上方的多晶硅；
[0017]其中所述第一注入区构成所述MOS管的漏极，所述元胞区中的所述深体区、所述第三井区和所述第二注入区共同构成所述MOS管的源极，所述多晶硅构成所述MOS管的栅极、所述栅极结构和所述栅极电阻，或者所述第二井区构成所述栅极电阻。
[0018]本专利技术还提供了一种LDMOS工艺TVS器件的制造方法，包括:
[0019]提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂的浓度；
[0020]规划出元胞区、触发区和终端区；
[0021]通过注入、扩散工艺，在所述元胞区的所述外延层中形成重掺杂第一导电类型的深体区；
[0022]形成第一氧化层，覆盖所述外延层和所述深体区；
[0023]在所述第一氧化层上形成第一氮化硅；
[0024]利用光刻、刻蚀、注入工艺在所述元胞区的所述外延层中形成轻掺杂第二导电类型的第二井区；
[0025]在所述第二井区上形成第二氧化层；
[0026]利用刻蚀工艺去除所述第一氧化层上的所述第一氮化硅；
[0027]利用注入工艺和所述第二氧化层作为掩模在所述元胞区的所述外延层形成轻掺杂第一导电类型的井区，其中位于所述触发区的所述井区定义为第一井区，位于所述元胞区的所述井区定义为第三井区；
[0028]利用刻蚀工艺去除所述外延层表面的所述第一氧化层和所述第二氧化层；
[0029]利用热氧或薄膜工艺在所述外延层上形成第三氧化层；
[0030]利用薄膜工艺在所述第三氧化层上淀积第二氮化硅；
[0031]利用光刻、刻蚀工艺去除部分所述第二氮化硅，利用热氧化工艺在所述外延层上形成第四氧化层；
[0032]利用刻蚀工艺去除剩余的所述第二氮化硅，利用热氧工艺在所述外延层上形成第五氧化层；
[0033]利用薄膜工艺在所述第四氧化层和所述第五氧化层上淀积N型或P型的多晶硅；利用刻蚀工艺去除部分所述多晶硅；
[0034]利用光刻、注入工艺在所述第一井区形成重掺杂第二导电类型的第一注入区，在所述第二井区形成重掺杂第二导电类型的第二注入区；
[0035]利用光刻及注入工艺，对所述触发区的设定区域的所述多晶硅进行相反类型的掺杂，以形成N型半导体和P型半导体相互间隔的TVS管；
[0036]利用薄膜工艺在所述第四氧化层、所述第五氧化层和所述多晶硅上形成第六氧化层；
[0037]利用光刻、刻蚀工艺，刻蚀所述第六氧化层、所述第五氧化层形成接触孔，暴露出所述第一注入区、所述元胞区中的所述深体区、所述TVS管的阴极和阳极；
[0038]所述第一注入区构成MOS管的漏极，所述深体区、所述第三井区和所述第二注入区共同构成所述MOS管的源极，所述多晶硅构成所述MOS管的栅极、栅极结构和栅极电阻，或者
所述第二井区构成所述栅极电阻；所述栅极结构与所述MOS管的栅极相连接；
[0039]在所述基板主体的上表面形成互连金属，所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
[0040]可选方案中，所述深体区的结深大于所述第二井区的结深。
[0041]可选方案中，所述深体区与所述衬底相接。
[0042]可选方案中，所述终端区环绕于所述元胞区的外周；
[0043]所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
[0044]可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
[0045]本专利技术的有益效果在于：
[0046]本专利技术将TVS管的动态电阻转换为MOS管的跨导，MOS管具有负的温度系数，这本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS工艺TVS器件，其特征在于，包括：基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为N型半导体和P半导体相互间隔的结构；所述基板主体上形成有栅极电阻、栅极结构、互连金属；构成所述TVS管、所述栅极电阻和所述栅极结构的材料在同一工艺步骤中形成；所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；所述MOS管通过LDMOS工艺制造，所述互连金属均设置在所述基板主体的同一侧。2.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。3.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。4.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；所述触发区包括：形成在所述外延层表面上方的间隔设置的N型掺杂多晶硅和P型掺杂多晶硅，以构成所述N型半导体和P半导体相互间隔的结构的所述TVS管。5.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；所述元胞区和所述元胞区至所述触发区包括：形成在所述外延层中的轻掺杂第二导电类型的第二井区，形成在所述第二井区中重掺杂第二导电类型的第一注入区；形成在所述外延层中的重掺杂第一导电类型的深体区，形成在所述深体区外周的第一导电类型的第三井区；形成在所述第三井区中的第二导电类型的第二注入区；形成在所述外延层上方的多晶硅；其中所述第一注入区构成所述MOS管的漏极，所述元胞区中的所述深体区、所述第三井区和所述第二注入区共同构成所述MOS管的源极，所述多晶硅构成所述MOS管的栅极、所述栅极结构和所述栅极电阻，或者所述第二井区构成所述栅极电阻。6.一种LDMOS工艺TVS器件的制造方法，其特征在于，包括:提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂的浓度；规划出元胞区、触发区和终端区；通过注入、扩散工艺，在所述元胞区的所述外延层中形成重掺杂第一导电类型的深体区；形成第一氧化层，覆盖所述外延层和所述...

【专利技术属性】
技术研发人员：陈美林，张轩瑞，
申请(专利权)人：上海晶岳电子有限公司，
类型：发明
国别省市：