一种LDMOS工艺TVS器件及其制造方法技术

本发明专利技术提供了一种LDMOS工艺TVS器件及其制造方法，其中TVS器件的内圈区形成有元胞区、触发区和内圈终端区；元胞区中形成有第一MOS管，触发区中形成有TVS管；内圈区的基板主体上形成有第一栅极电阻、第一栅极结构；外圈区的基板主体上形成有第二MOS管、第二栅极电阻、第二栅极结构；互连金属，使TVS管的阳极通过第一栅极结构与第一MOS管的栅极相连接；使第一栅极电阻的一端连接于TVS管的阳极和栅极结构，另一端连接于第一MOS管的源极；使第一MOS的漏极连接于TVS管的阴极和第二MOS管的漏极；使第二栅极电阻的一端连接于第二栅极结构和第一MOS的源极，另一端连接于第二MOS管的源极。另一端连接于第二MOS管的源极。另一端连接于第二MOS管的源极。

【技术实现步骤摘要】
一种LDMOS工艺TVS器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种LDMOS工艺TVS器件及其制造方法。

技术介绍

[0002]瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
[0003]现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。
[0004]因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。

技术实现思路

[0005]本专利技术的目的是提出一种LDMOS工艺TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。
[0006]为了实现上述目的，本专利技术提供了一种LDMOS工艺TVS器件，包括：
[0007]基板主体，所述基板主体从中央至外周包括内圈区和外圈区；所述内圈区中形成有元胞区、触发区和内圈终端区；所述元胞区中形成有第一MOS管，所述触发区中形成有TVS管；
[0008]所述内圈区的所述基板主体上形成有第一栅极电阻、第一栅极结构；所述第一栅极结构与所述第一MOS管的栅极相连接；
[0009]所述外圈区的所述基板主体上形成有第二MOS管、第二栅极电阻、第二栅极结构，所述第二栅极结构与所述第二MOS管的栅极相连接；
[0010]互连金属，使所述TVS管的阳极通过所述第一栅极结构与所述第一MOS管的栅极相连接；使所述第一栅极电阻的一端连接于所述TVS管的阳极和所述第一栅极结构，另一端连接于所述第一MOS管的源极；使所述第一MOS的漏极连接于所述TVS管的阴极和所述第二MOS管的漏极；使所述第二栅极电阻的一端连接于所述第二栅极结构和所述第一MOS的源极，另一端连接于所述第二MOS管的源极；
[0011]所述第一MOS管和所述第二MOS管通过LDMOS工艺制造，所述互连金属均设置在所述基板主体的同一侧。
[0012]可选方案中，所述内圈区终端区环绕于所述元胞区的外周；所述内圈区终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
[0013]可选方案中，所述元胞区位于所述内圈区的中央，所述触发区位于所述元胞区的一侧边缘，所述内圈终端区为环形，将所述元胞区和所述触发区包围在内。
[0014]可选方案中，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
[0015]所述触发区包括：形成在所述外延层中的重掺杂第一导电类型的第一深体区和第
一导电类型的第一阱区，形成在所述第一阱区中的第二导电类型的第一注入区，所述第一深体区和所述第一注入区构成二极管形式的所述TVS管。
[0016]可选方案中，所述元胞区和所述元胞区至所述触发区包括：形成在所述外延层中的第二导电类型的第二阱区，形成在所述第二阱区的重掺杂第二导电类型的第二注入区；形成在所述外延层中的重掺杂第一导电类型的第二深体区，形成在所述深体区上部外周的第一导电类型的第三阱区；形成在所述第三阱区的第二导电类型的第三注入区；形成在所述外延层上方的多晶硅；其中所述第二注入区构成所述第一MOS管的漏极，所述第二深体区、所述第三阱区和所述第三注入区共同构成所述第一MOS管的源极，所述多晶硅构成所述第一MOS管的栅极、所述第一栅极结构和所述第一栅极电阻，或者所述第二阱区构成所述第一栅极电阻。
[0017]可选方案中，所述内圈区和所述外圈区之间设有环形的隔离氧化环。
[0018]可选方案中，所述TVS器件还包括包围所述外圈区的外圈终端区，所述外圈终端区包括分压内环和分压外环，所述分压内环和所述分压外环为环形的多晶硅柱。
[0019]本专利技术还提供了一种LDMOS工艺TVS器件的制造方法，包括：
[0020]提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂的浓度；
[0021]规划出内圈区和外圈区，并于所述内圈区规划出内圈元胞区、触发区和内圈终端区，于所述外圈区规划出外圈元胞区；
[0022]通过注入、扩散工艺，在所述外延层中形成重掺杂第一导电类型的深体区，其中位于所述触发区中的所述深体区定义为第一深体区，位于所述内圈元胞区和所述外圈元胞区中的所述深体区定义为第二深体区；
[0023]形成第一氧化层，覆盖所述外延层和所述深体区；
[0024]在所述第一氧化层上形成第一氮化硅；
[0025]利用光刻、刻蚀、注入工艺在所述内圈元胞区和所述外圈元胞区的所述外延层中形成轻掺杂的第二导电类型的第二阱区；
[0026]在所述第二阱区上形成第二氧化层；
[0027]利用刻蚀工艺去除所述第一氧化层上的所述第一氮化硅；
[0028]利用注入工艺和所述第二氧化层作为掩模在所述外延层形成轻掺杂的第一导电类型的阱区，其中位于所述触发区的所述阱区定义为第一阱区，位于所述内圈元胞区和所述外圈元胞区的所述阱区定义为第三阱区；
[0029]利用刻蚀工艺去除所述外延层表面的所述第一氧化层和所述第二氧化层；
[0030]利用热氧或薄膜工艺在所述外延层上形成第三氧化层；
[0031]利用薄膜工艺在所述第三氧化层上淀积第二氮化硅；
[0032]利用光刻、刻蚀工艺去除部分所述第二氮化硅，利用热氧化工艺在所述外延层上形成第四氧化层；
[0033]利用刻蚀工艺去除剩余的所述第二氮化硅，利用热氧工艺在所述外延层上形成第五氧化层；
[0034]利用薄膜工艺在所述第四氧化层和所述第五氧化层上淀积多晶硅；利用刻蚀工艺去除部分所述多晶硅；
[0035]利用光刻、注入工艺在所述第一阱区形成重掺杂第二导电类型的第一注入区，在所述第二阱区形成重掺杂第二导电类型的第二注入区，在所述第三阱区形成重掺杂第二导电类型的第三注入区；
[0036]利用薄膜工艺在所述第四氧化层、所述第五氧化层和所述多晶硅上形成第六氧化层；
[0037]利用光刻、刻蚀工艺，刻蚀所述第六氧化层、所述第五氧化层，以在所述外延层上形成接触孔；
[0038]在所述金属孔中及所述基板主体的上表面形成互连金属；
[0039]所述第一深体区和所述第一注入区构成二极管形式的TVS管；
[0040]位于所述内圈区的：所述第二注入区构成第一MOS管的漏极，所述第二深体区、所述第三阱区和所述第三注入区共同构成所述第一MOS管的源极，所述多晶硅构成所述第一MOS管的栅极、第一栅极结构和第一栅极电阻，或者所述第二阱区构成所述第一栅极电阻；所述第一栅极结构与所述第一MOS管的栅极相连接；
[0041]位于所述外圈区的：所述第二注入区构成第二MOS管的漏极，所述第二深体区、所述第三阱区和所述第三注入区共同构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS工艺TVS器件，其特征在于，包括：基板主体，所述基板主体从中央至外周包括内圈区和外圈区；所述内圈区中形成有元胞区、触发区和内圈终端区；所述元胞区中形成有第一MOS管，所述触发区中形成有TVS管；所述内圈区的所述基板主体上形成有第一栅极电阻、第一栅极结构；所述第一栅极结构与所述第一MOS管的栅极相连接；所述外圈区的所述基板主体上形成有第二MOS管、第二栅极电阻、第二栅极结构，所述第二栅极结构与所述第二MOS管的栅极相连接；互连金属，使所述TVS管的阳极通过所述第一栅极结构与所述第一MOS管的栅极相连接；使所述第一栅极电阻的一端连接于所述TVS管的阳极和所述第一栅极结构，另一端连接于所述第一MOS管的源极；使所述第一MOS的漏极连接于所述TVS管的阴极和所述第二MOS管的漏极；使所述第二栅极电阻的一端连接于所述第二栅极结构和所述第一MOS的源极，另一端连接于所述第二MOS管的源极；所述第一MOS管和所述第二MOS管通过LDMOS工艺制造，所述互连金属均设置在所述基板主体的同一侧。2.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述内圈区终端区环绕于所述元胞区的外周；所述内圈区终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。3.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述元胞区位于所述内圈区的中央，所述触发区位于所述元胞区的一侧边缘，所述内圈终端区为环形，将所述元胞区和所述触发区包围在内。4.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；所述触发区包括：形成在所述外延层中的重掺杂第一导电类型的第一深体区和第一导电类型的第一阱区，形成在所述第一阱区中的第二导电类型的第一注入区，所述第一深体区和所述第一注入区构成二极管形式的所述TVS管。5.如权利要求4所述的LDMOS工艺TVS器件，其特征在于，所述元胞区和所述元胞区至所述触发区包括：形成在所述外延层中的第二导电类型的第二阱区，形成在所述第二阱区的重掺杂第二导电类型的第二注入区；形成在所述外延层中的重掺杂第一导电类型的第二深体区，形成在所述深体区上部外周的第一导电类型的第三阱区；形成在所述第三阱区的第二导电类型的第三注入区；形成在所述外延层上方的多晶硅；其中所述第二注入区构成所述第一MOS管的漏极，所述第二深体区、所述第三阱区和所述第三注入区共同构成所述第一MOS管的源极，所述多晶硅构成所述第一MOS管的栅极、所述第一栅极结构和所述第一栅极电阻，或者所述第二阱区构成所述第一栅极电阻。6.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述内圈区和所述外圈区之间设有环形的隔离氧化环。7.如权利要求1所述的LDMOS工艺TVS器件，其特征在于，所述TVS器件还包括包围所述外圈区的外圈终端区，所述外圈终端区包括分压内环和分压外环，所述分压内环和所述分
压外环为环形的多晶硅柱。8.一种LDMOS工艺TVS器件的制造方法，其特征在于，包括：提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂的浓度；规划出内圈区和外圈区，并于所述内圈区规划出内圈元胞区、触发区和内圈终端区，于所述外圈区规划出外圈元胞区；通过注入、扩散工艺，在所述外延层中形成重掺杂第一导电类型的深体区，其中位于所述触发区中的所述深体区定义为第一深体区，位于所述内圈元胞区和所述外圈元胞区中的所述深体区定义为第二深体区；形成第一氧化层，...

【专利技术属性】
技术研发人员：陈美林，张轩瑞，
申请(专利权)人：上海晶岳电子有限公司，
类型：发明
国别省市：