集成电路及其制造方法技术

本公开涉及集成电路及其制造方法。一种施密特触发器电路包括第一组和第二组晶体管、第一和第二反馈晶体管，以及第一和第二电路。第一组晶体管连接在第一电压源和输出节点之间。第一电压源具有第一电压。第二组晶体管连接在输出节点和第二电压源之间。第二电压源具有第二电压。第一反馈晶体管连接到输出节点、第一节点和第二节点。第二反馈晶体管连接到输出节点、第三节点和第四节点。第一电路耦合到第二节点，并且被配置为向第二节点提供第二电源电压。第二电路耦合到第四节点，并且被配置为向第四节点提供第一电源电压。第四节点提供第一电源电压。第四节点提供第一电源电压。

【技术实现步骤摘要】
集成电路及其制造方法


[0001]本公开总体涉及集成电路及其制造方法。

技术介绍

[0002]半导体集成电路(IC)行业生产各种各样的模拟和数字器件，以解决许多不同领域的问题。随着IC变得越来越小和越来越复杂，这些模拟和数字器件的工作电压会降低，从而影响这些数字器件的工作电压和整体IC性能。此外，工作电压降低的IC容易受到静电放电(ESD)的影响。如果不考虑ESD，会对固态电子组件(例如，集成电路)造成有害影响。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种集成电路，包括：施密特触发器电路，包括：第一组晶体管，连接在第一电压源和输出节点之间，所述第一电压源具有第一电源电压；第二组晶体管，连接在所述输出节点和不同于所述第一电压源的第二电压源之间，所述第二电压源具有不同于所述第一电源电压的第二电源电压；第一反馈晶体管，连接到所述输出节点、所述第一组晶体管之间的第一节点、以及第二节点；第一电路，电连接到所述第二节点、所述第一电压源和所述第二电压源，并且被配置为向所述第二节点提供所述第二电源电压；第二反馈晶体管，连接到所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：施密特触发器电路，包括：第一组晶体管，连接在第一电压源和输出节点之间，所述第一电压源具有第一电源电压；第二组晶体管，连接在所述输出节点和不同于所述第一电压源的第二电压源之间，所述第二电压源具有不同于所述第一电源电压的第二电源电压；第一反馈晶体管，连接到所述输出节点、所述第一组晶体管之间的第一节点、以及第二节点；第一电路，电连接到所述第二节点、所述第一电压源和所述第二电压源，并且被配置为向所述第二节点提供所述第二电源电压；第二反馈晶体管，连接到所述输出节点、所述第二组晶体管之间的第三节点、以及第四节点；以及第二电路，电连接到所述第四节点、所述第一电压源和所述第二电压源，并且被配置为向所述第四节点提供所述第一电源电压。2.根据权利要求1所述的集成电路，还包括：栅极接地的NMOS GGNMOS晶体管，连接在所述第一电压源和所述第二电压源之间，并且与所述施密特触发器电路并联。3.根据权利要求1所述的集成电路，其中，所述第一电路包括：NMOS晶体管，包括连接到所述第一电压源的第一栅极、连接到所述第二电压源的第一源极/漏极S/D和第一晶体管主体、以及至少连接到所述第二节点的第二S/D；以及所述第二电路包括：PMOS晶体管，包括连接到所述第二电压源的第二栅极、连接到所述第一电压源的第三S/D和第二晶体管主体、以及至少连接到所述第四节点的第四S/D。4.根据权利要求1所述的集成电路，其中，所述第一电路包括：第一PMOS晶体管，包括连接到所述第一电压源的第一源极/漏极S/D和晶体管主体，所述第一PMOS晶体管还包括栅极和第二S/D；第一NMOS晶体管，包括连接到所述第二电压源的第一S/D和晶体管主体，所述第一NMOS晶体管还包括连接到所述第一PMOS晶体管的栅极的第二S/D和栅极；以及第二NMOS晶体管，包括连接到所述第二电压源的第一S/D和晶体管主体，所述第二NMOS晶体管还包括连接到所述第一PMOS晶体管的第二S/D的栅极、以及连接到所述第二节点的第二S/D。5.根据权利要求4所述的集成电路，其中，所述第二电路包括：第三NMOS晶体管，包括连接到所述第二电压源的第一S/D和晶体管主体，所述第三NMOS晶体管还包括栅极和第二S/D；第二PMOS晶体管，包括连接到所述第一电压源的第一S/D和晶体管主体，所述第二PMOS晶体管还包括连接到所述第三NMOS晶体管的栅极的第二S/D和栅极；以及第三PMOS晶体管，包括连接到所述第一电压源的第一S/D和晶体管主体，所述第三PMOS晶体管还包括连接到所述第三NMOS晶体管的第二S/D的栅极、以及连接到所述第四节点的
第二S/D。6.根据权利要求1所述的集成电路，还包括：第三电路，至少耦合到所述第一电压源和所述第二电压源，并且被配置为向第五节点提供所述第二电源电压；第四电路，至少耦合到所述第一电压源和所述第二电压源，并且被配置为向第六节点提供所述第一电源电压；第一NMOS晶体管，包括通过所述第六节点连接到所述第四电路的第一栅极、连接到所述第二电压源的晶体管主体、通过所述第五节点连接到所述第三电路的第一源极/漏极S/D、以及通过所述第二节点连接到所述第一反馈晶体管的第二S/D；以及第一PMOS晶体管，包括通过所述第五节点连接到所述第三电路的第一栅极、连接到所述第一电压源的晶体管主体、通过所述第六节点连接到...

【专利技术属性】
技术研发人员：潘磊，马亚琪，丁婧，严章英，
申请(专利权)人：台积电南京有限公司台积电中国有限公司，
类型：发明
国别省市：