低压锁存电路制造技术

本发明专利技术揭示了一种低压锁存电路，包括：低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压V

【技术实现步骤摘要】
低压锁存电路


[0001]本专利技术属于电源电路
，具体涉及一种低压锁存电路。

技术介绍

[0002]低压锁存电路(UVLO，under voltage lock out)是电源管理芯片中一种常用的保护电路，其可以用来检测电源的的电平响应，当电源电压低于电压阈值时，输出为低电平，反之输出为高电平。
[0003]参图1a、图1b所示为现有技术中低压锁存电路的电路原理图，其包括MOS管M4、MOS管M5、电阻R3和R4、电流源I1及比较器，MOS管M4、MOS管M5为NMOS管，其构成比较器的输入级，MOS管M4的栅极电压为参考电压V
REF
，MOS管M5的栅极电压为电源电压V
DD
通过电阻R3和R4分压后的电压，即V
B
＝(R4/(R3+R4))*V
DD
，MOS管M4和MOS管M5的漏极输出电压V
C
和V
D
通过比较器得到锁存电压信号V
OUT
，当V
DD
＜(1+R3/R4)*V
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压锁存电路，其特征在于，所述低压锁存电路包括：低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压V
B
及控制电压V
CON
，且V
CON
＜V
B
，比较器用于将第一电压V
B
与参考电压V
REF
进行比较并输出锁存电压信号V
OUT
；低压比较单元，用于产生与第一电压V
B
进行比较的第二电压V
A
，包括串联于电源电压V
DD
与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压V
A
，低压比较单元还包括与第二电压V
A
相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压V
CON
；当参考电压V
REF
大于或等于第二电压V
A
时，比较器比较第一电压V
B
与参考电压V
REF
并输出锁存电压信号V
OUT
，当参考电压V
REF
小于第二电压V
A
时，比较器比较第二电压V
A
与参考电压V
REF
并输出锁存电压信号V
OUT
。2.根据权利要求1所述的低压锁存电路，其特征在于，所述低压锁存单元包括第五MOS管M5和第六MOS管M6、分压单元、电流源I1及比较器，第五MOS管M5的漏极和第六MOS管M6的漏极构成比较器的输入级，第五MOS管M5的源极和第六MOS管M6的源极分别与电流源I1相连后接基准电位，第五MOS管M5的栅极电压为参考电压V
REF
，第六MOS管M6的栅极电压为第一电压V
B
。3.根...

【专利技术属性】
技术研发人员：汪鹏，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：