晶圆级扇出的多芯片封装结构及其制备方法技术

本发明专利技术公开了一种晶圆级扇出的多芯片封装结构，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。本发明专利技术还公开了一种晶圆级扇出的多芯片封装结构制备方法。本发明专利技术在包封层上开口并用UBM层覆盖及焊料填充，大大简化了现有技术中用于与外部电路连接的互连结构的制程工艺，节省了成本。节省了成本。节省了成本。

【技术实现步骤摘要】
晶圆级扇出的多芯片封装结构及其制备方法


[0001]本专利技术属于半导体封装
，具体涉及一种晶圆级扇出的多芯片封装结构及其制备方法。

技术介绍

[0002]晶圆级扇出封装结构可实现多个芯片集成在一个芯片封装体中，可实现多个芯片的功能集成；采用扇出的封装结构可提高芯片与封装基板间的I/O的分布密度，随着市场上对芯片工作频率和芯片信号传输速率不断提高的需求，晶圆级扇出封装结构具有非常广阔的市场应用前景。
[0003]在集成有多个芯片的芯片封装体中，多个芯片之间的信号传输线非常密集，单纯的靠硅载板和/或金属再布线层(Redistribution layer，RDL)来实现信号的传输互联，无法满足对信号密集传输的需求，需要引入桥接芯片并利用其内部的高密度互联结构来弥补硅转接板在信号传输上的缺陷。
[0004]现有技术中对于实现多个芯片与桥接芯片在芯片封装体内的互联结构，在制程工艺上较为复杂，成本也较高。

技术实现思路

[0005]针对现有技术中所存在的不足，本专利技术提供了一种制程工艺简单、成本低廉的晶圆级扇出的多芯片封装结构及其制备方法。
[0006]一种晶圆级扇出的多芯片封装结构，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。
[0007]作为优选，所述多个开口上的UBM层的截面采用V型结构和/或W型结构。
[0008]作为优选，若所述多个开口上的UBM层的截面既有V型结构也有W型结构，则所述输出引脚较少的芯片优先通过具有V型结构的UBM层与凸起焊料结构互联，所述输出引脚较多的芯片优先通过具有W型结构的UBM层与凸起焊料结构互联。
[0009]作为优选，所述UBM层的厚度不大于1μm。
[0010]作为优选，所述第二包封层的表面与其中最高的芯片的背面齐平。
[0011]一种晶圆级扇出的多芯片封装结构制备方法，包括如下步骤：
[0012]在载片的剥离层上形成转接结构；
[0013]在所述转接结构上焊接多个芯片，并形成第一包封层以包覆所述芯片；
[0014]去除剥离层以分离所述载片；
[0015]在所述转接结构上焊接桥接芯片，并形成第二包封层以包覆所述桥接芯片；对所述第二包封层进行减薄处理；
[0016]在所述第二包封层上形成外大内小的多个开口，并沉积UBM层以与所述转接结构
电连接；
[0017]在所述UBM层上制作覆盖所述UBM层的凸起焊料结构；
[0018]分割得到所述晶圆级扇出的多芯片封装结构。
[0019]作为优选，所述转接结构为硅转接板或重布线层。
[0020]作为优选，所述UBM层的截面为V型结构或W型结构。
[0021]作为优选，在所述转接结构上焊接多个芯片之后，和/或在所述转接结构上焊接桥接芯片之后，还包括如下步骤：
[0022]在所述芯片与所述转接结构之间填充底填胶。
[0023]作为优选，在所述形成第一包封层以包覆所述芯片后，还包括如下步骤：
[0024]对所述第一包封层进行减薄处理。
[0025]相比于现有技术，本专利技术具有如下有益效果：
[0026]1、通过在包覆有芯片的包封层上开口并用UBM层覆盖，再直接利用焊料一次性实现用于与外部电路连接的互联结构，与现有技术中先制作导电立柱再制作焊球相比，工艺大大简化，节省了时间和物料成本；
[0027]2、通过增大UBM层与包封层基材之间的接触面积，一定程度上缓解因包封层基材与UBM层中金属之间因CTE(Coefficient of Thermal Expansion,CTE)不匹配导致的回流应力及产品服役过程中产生的应力。
附图说明
[0028]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本专利技术一种晶圆级扇出的多芯片封装结构的结构示意图；
[0030]图2为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S1对应结构示意图；
[0031]图3为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S2对应结构示意图；
[0032]图4为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S3对应结构示意图；
[0033]图5为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S4对应结构示意图；
[0034]图6为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S5对应结构示意图；
[0035]图7为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S6对应结构示意图；
[0036]图8为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的步骤S7对应结构示意图；
[0037]图9为本专利技术一种晶圆级扇出的多芯片封装结构制备方法的流程示意图；
[0038]图10为采用现有技术制备工艺过程中的晶圆级扇出的多芯片封装结构的示意图；
[0039]图11为采用现有技术制备得到的晶圆级扇出的多芯片封装结构的示意图。
具体实施方式
[0040]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0042]第一方面，如图1所示，一种晶圆级扇出的多芯片封装结构1，包括：转接结构10，以及分别位于所述转接结构10下侧和上侧的封装有芯片的第一包封层12a和第二包封层12b；所述第二包封层12b上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构10中的导电金属层10a电联接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。特别地，所述多个开口上的UBM层的截面采用V型结构和/或W型结构。
[0043]其中，所述转接结构可以是硅转接板或重布线层(RDL)。所述转接结构10包括导电金属层10a和绝缘层10b。包封层，包括所述第一包封层12a和第二包封层12b，可采用环氧树脂，其中可封装有各类芯片，比如桥接芯片100、第一芯片封装体200、第二芯片封装体300和第三芯片封装体400。所述UBM层可以是V型
‑
UBM层18a本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级扇出的多芯片封装结构，其特征在于，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。2.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：所述多个开口上的UBM层的截面采用V型结构和/或W型结构。3.根据权利要求2所述的一种晶圆级扇出的多芯片封装结构，其特征在于：若所述多个开口上的UBM层的截面既有V型结构也有W型结构，则所述输出引脚较少的芯片优先通过具有V型结构的UBM层与凸起焊料结构互联，所述输出引脚较多的芯片优先通过具有W型结构的UBM层与凸起焊料结构互联。4.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：所述UBM层的厚度不大于1μm。5.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：所述第二包封层的表面与其中最高的芯片的背面齐平。6.一种晶圆级扇出的多芯片封装结构制备方法，包括如下步骤：在载片的剥离层上形成转接结构；在所述转接结构上焊接多...

【专利技术属性】
技术研发人员：李宗怿，罗富铭，郭良奎，潘波，
申请(专利权)人：长电集成电路绍兴有限公司，
类型：发明
国别省市：