半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，第一器件大于第二器件的工作电压，基底上形成有沿第一方向延伸、且由下而上依次堆叠的高k栅介质层、金属阻挡层和多晶硅栅极，多晶硅栅极两侧基底中形成有源漏掺杂区；在多晶硅栅极侧部的基底上形成层间介质层；在第一区域的多晶硅栅极中形成第一沟槽，包括沿第一方向延伸的竖向沟槽、以及与竖向沟槽的端部相连通的横向沟槽，横向沟槽沿第二方向延伸；去除第二区域的多晶硅栅极，在层间介质层中形成栅极开口；在第一沟槽和栅极开口中形成金属栅极。本发明专利技术降低了第一器件的栅极电阻，从而提高半导体结构的性能。从而提高半导体结构的性能。从而提高半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体器件中，通常在衬底上形成不同工作电压的器件，例如，低压(LV)器件、高压器件(HV)和中压(MV)器件。
[0003]随着半导体制程技术的发展，半导体器件的关键尺寸不断缩小，从而导致栅极耗尽效应越来越严重。为了更好地克服栅极耗尽效应等问题，采用高k栅介质层后形成栅电极层(high k last metal gate last)工艺以及替代栅工艺成为了目前常用的工艺。
[0004]其中，与低压器件相比，高压器件和中压器件的工作电压较高，高压器件和中压器件的尺寸相应较大，因此，高压器件和中压器件仍采用多晶硅栅极，而低压器件采用金属栅极。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，所述第一器件的工作电压大于所述第二器件的工作电压，所述第一区域和第二区域的基底上形成有沿第一方向延伸、且由下而上依次堆叠的高k栅介质层、金属阻挡层和多晶硅栅极，所述多晶硅栅极两侧的基底中形成有源漏掺杂区；在所述多晶硅栅极侧部的基底上形成层间介质层，所述层间介质层覆盖所述多晶硅栅极的侧壁；在所述第一区域的所述多晶硅栅极中形成第一沟槽，所述第一沟槽包括沿所述第一方向延伸的竖向沟槽、以及与所述竖向沟槽的端部相连通的横向沟槽，所述横向沟槽沿第二方向延伸，所述第二方向与所述第一方向相垂直；去除所述第二区域的多晶硅栅极，在所述层间介质层中形成栅极开口；在所述第一沟槽和栅极开口中形成金属栅极。
[0007]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，所述第一器件的工作电压大于所述第二器件的工作电压；高k栅介质层，位于所述第一区域和第二区域的所述基底上，所述高k栅介质层沿第一方向延伸；金属阻挡层，位于所述高k栅介质层上；多晶硅栅极，位于所述第一区域的所述金属阻挡层上；金属栅极，位于所述第二区域的所述金属阻挡层上、以及所述多晶硅栅极中，在所述第一区域中，所述金属栅极包括沿所述第一方向延伸的竖向金属栅极、以及与所述竖向金属栅极的端部相连的横向金属栅极，所述横向金属栅极沿第二方向延伸，所述第二方向与所述第一方向相垂直；源漏掺杂区，位于所述多晶硅栅极两侧、以及所述第二区域的金属栅极两侧的基底中。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的形成方法中，基底包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，第一器件的工作电压大于第二器件的工作电压，并在第一区域的多晶硅栅极中形成第一沟槽，所述第一沟槽包括沿第一方向延伸的竖向沟槽、以及与竖向沟槽的端部相连通的横向沟槽，所述横向沟槽沿第二方向延伸，所述第二方向与第一方向相垂直，因此，在第一沟槽中形成金属栅极后，第一区域的金属栅极不仅形成在横向沟槽中，还形成在竖向沟槽中，与在第一区域的多晶硅栅极中仅形成沿沟道长度(channel length)方向(即第二方向)延伸的金属栅极的方案相比，本专利技术实施例还在第一区域的多晶硅栅极中形成了沿沟道宽度(channel width)方向(即第一方向)延伸的金属栅极，从而增加了第一区域的金属栅极的截面积，进而降低第一器件的栅极电阻(gate resistance)，相应有利于提高半导体结构的性能。
附图说明
[0010]图1是一种半导体结构的俯视图；
[0011]图2至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]由
技术介绍
可知，目前高压器件和中压器件采用多晶硅栅极，而低压器件采用金属栅极。但是，目前半导体结构的性能不佳。
[0013]现结合一种半导体结构分析其性能有待提高的原因。参考图1，示出了一种半导体结构的俯视图。
[0014]以所述半导体结构为高压器件为例，所述半导体结构包括：衬底(未标示)，所述衬底包括有源区(Active Area，AA)10；高k栅介质层(图未示)，位于所述有源区10的衬底上，所述高k栅介质层还延伸覆盖部分的隔离结构(STI)50，所述高k栅介质层的延伸方向为第一方向(如图1中y方向所示)，与所述第一方向相垂直的方向为第二方向(如图1中x方向所示)；金属阻挡层(图未示)，位于所述高k栅介质层上；多晶硅栅极20，位于所述金属阻挡层上；源漏掺杂区30，位于所述多晶硅栅极20两侧的衬底中；金属栅极40，贯穿隔离结构50上方的多晶硅栅极20，所述金属栅极40沿第二方向延伸。
[0015]其中，高k栅介质层、金属阻挡层(例如：氮化钛层)和多晶硅栅极20由下而上依次堆叠。
[0016]中压器件具有与高压器件相类似的结构，为了实现高压器件和中压器件的栅极与外部电路的电连接，在形成低压器件的金属栅极时，使所述金属栅极还形成于高压器件和中压器件的多晶硅栅极中，从而使得高压器件和中压器件通过金属栅极实现与栅极插塞的电连接，进而使栅极插塞与金属阻挡层实现电连接。金属阻挡层具有导电性，在高压器件或中压器件工作时，通过金属阻挡层来控制沟道的开启或关断。
[0017]但是，由于上述方案通过金属阻挡层来控制沟道的开启或关断，因此，与传统金属栅极或传统多晶硅栅极相比，上述方案会导致高压器件或中压器件的栅极电阻变高。
[0018]而且，所述衬底包括有源区10，所述衬底上的其余区域作为隔离区，在高压器件和中压器件中，金属栅极通常位于隔离区，且沿第二方向延伸，第二方向与沟道长度方向相
同。但是，随着半导体器件的关键尺寸不断缩小，沟道长度也越来越小，从而导致栅极电阻的进一步增大。
[0019]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，所述第一器件的工作电压大于所述第二器件的工作电压，所述第一区域和第二区域的基底上形成有沿第一方向延伸、且由下而上依次堆叠的高k栅介质层、金属阻挡层和多晶硅栅极，所述多晶硅栅极两侧的基底中形成有源漏掺杂区；在所述多晶硅栅极侧部的基底上形成层间介质层，所述层间介质层覆盖所述多晶硅栅极的侧壁；在所述第一区域的所述多晶硅栅极中形成第一沟槽，所述第一沟槽包括沿所述第一方向延伸的竖向沟槽、以及与所述竖向沟槽的端部相连通的横向沟槽，所述横向沟槽沿第二方向延伸，所述第二方向与所述第一方向相垂直；去除所述第二区域的多晶硅栅极，在所述层间介质层中形成栅极开口；在所述第一沟槽和栅极开口中形成金属栅极。
[0020]本专利技术实施例提供的形成方法中，第一区域的金属栅极不仅形成在横向沟槽中，还形成在竖向沟槽中，与在第一区域的多晶硅栅极中仅形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，所述第一器件的工作电压大于所述第二器件的工作电压，所述第一区域和第二区域的基底上形成有沿第一方向延伸、且由下而上依次堆叠的高k栅介质层、金属阻挡层和多晶硅栅极，所述多晶硅栅极两侧的基底中形成有源漏掺杂区；在所述多晶硅栅极侧部的基底上形成层间介质层，所述层间介质层覆盖所述多晶硅栅极的侧壁；在所述第一区域的所述多晶硅栅极中形成第一沟槽，所述第一沟槽包括沿所述第一方向延伸的竖向沟槽、以及与所述竖向沟槽的端部相连通的横向沟槽，所述横向沟槽沿第二方向延伸，所述第二方向与所述第一方向相垂直；去除所述第二区域的多晶硅栅极，在所述层间介质层中形成栅极开口；在所述第一沟槽和栅极开口中形成金属栅极。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述多晶硅栅极的顶部形成有第一硬掩膜层；形成所述层间介质层之前，所述形成方法还包括：形成保形覆盖所述基底、源漏掺杂区、多晶硅栅极和第一硬掩膜层的硅化物阻挡层，在所述第一区域中，所述多晶硅栅极顶部上方的所述硅化物阻挡层和第一硬掩膜层作为保护层；在所述第一区域中，在所述保护层上形成图形层；以所述图形层为掩膜，刻蚀去除位于所述基底、源漏掺杂区以及第一硬掩膜层上的硅化物阻挡层；去除所述图形层；形成所述层间介质层的步骤中，所述层间介质层露出所述保护层顶部、以及所述第二区域中的所述多晶硅栅极顶部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述层间介质层后，所述保护层的厚度为至4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述多晶硅栅极的侧壁形成有侧墙；刻蚀去除位于所述基底、源漏掺杂区以及第一硬掩膜层上的硅化物阻挡层后，位于所述多晶硅栅极侧壁的剩余所述硅化物阻挡层和所述侧墙作为侧壁结构；去除所述图形层后，所述形成方法还包括：采用各向异性的刻蚀工艺刻蚀所述侧壁结构，对所述侧壁结构的侧壁进行减薄处理。5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述减薄处理的过程中，去除所述第二区域中，位于所述多晶硅栅极顶部的剩余所述第一硬掩膜层。6.如权利要求4所述的半导体结构的形成方法，其特征在于，对所述侧壁结构的侧壁进行减薄处理后，所述保护层的厚度为至7.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述层间介质层后，在所述第一区域的所述多晶硅栅极中形成第一沟槽之前，所述形成方法还包括：在所述第一区域的所述保护层中形成第二沟槽，所述第二沟槽包括沿所述第一方向延伸的竖向掩膜沟槽、以及与所述竖向掩膜沟槽的端部相连通的横向掩膜沟槽，所述横向掩膜沟槽沿第二方向延伸；
形成所述第一沟槽的步骤包括：在所述第二沟槽露出的所述多晶硅栅极中形成第一沟槽，其中，平行于所述基底且与所述多晶硅栅极侧壁相垂直的方向上，所述竖向沟槽的宽度小于所述竖向掩膜沟槽的宽度。8.如权利要求7所述的半导体结构的形成方法，其特征在于...

【专利技术属性】
技术研发人员：蔡巧明，乔欢，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：