屏蔽栅沟槽型场效应晶体管及其制备方法技术

本申请是关于一种屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、沟槽区、漏极以及源极；所述漂移区与所述衬底区相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区和所述源区依次设置在所述漂移区的上方；所述沟槽区设置在所述基体区侧方，并分别与所述漂移区、所述基体区和所述源区相接；所述沟槽区包括屏蔽栅、控制栅、绝缘层和金属栅极；所述源区由P型源区和N型源区组成，所述P型源区和所述N型源区并列设置，且分别相接于所述沟槽区；所述屏蔽栅与所述漂移区相接。当发生雪崩击穿时，空穴电流能够沿着沟槽区的侧边直接注入P型源区，空穴电流移动的路径变短，抑制了寄生三极管的开启，提高了雪崩耐量。提高了雪崩耐量。提高了雪崩耐量。

【技术实现步骤摘要】
屏蔽栅沟槽型场效应晶体管及其制备方法


[0001]本申请涉及半导体
，尤其涉及屏蔽栅沟槽型场效应晶体管及其制备方法。

技术介绍

[0002]屏蔽栅沟槽型场效应晶体管(Split Gate Trench，SGT)已被广泛地应用于电源管理等重要的低压领域。SGT具有沟道密度高，同时具备较好的电荷补偿效果。此外，其屏蔽栅结构因有效地隔离了控制栅极至漏极之间的耦合，从而显著地降低了传输电容。
[0003]因此，SGT拥有更低的比导通电阻、更小的导通损耗和开关损耗、更高的工作频率。
[0004]然而，传统的SGT正向高压阻断或正向高压导通时，SGT容易因为雪崩效应产生空穴电流，该空穴电流流经基体区通道将导致寄生三极管开启，寄生三极管的开启将导致晶体管发生雪崩失效。
[0005]因此，为了在SGT发生雪崩失效前，抑制SGT中寄生三极管的开启，亟需设计一种的新型屏蔽栅沟槽型场效应晶体管。

技术实现思路

[0006]为克服相关技术中存在的问题，本申请提供一种屏蔽栅沟槽型场效应晶体管，其特征在于，包括：
[0007]衬底区1、漂移区2、基体区3、源区4、沟槽区5、源极7以及漏极6；
[0008]所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，
[0009]所述基体区3和所述源区4依次设置在所述漂移区2的上方；
[0010]所述沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
[0011]所述源区4由P型源区41和N型源区42组成，所述P型源区41和所述N型源区42沿所述基体区3的顶面并列设置，且分别相接于所述沟槽区5；
[0012]所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内，且经所述绝缘层53分隔；所述控制栅52通过所述绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接；
[0013]所述源极7设置在所述源区4上方；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
[0014]在一种实施方式中，在所述源区4的纵截面上，至少两个所述P型源区41和至少两个所述N型源区42交替排列，所述P型源区41与所述沟槽区5相接，使得所述P型源区41与所述沟槽区5之间的距离减少。
[0015]在一种实施方式中，屏蔽栅沟槽型场效应晶体管还包括势垒缓冲区8：
[0016]所述势垒缓冲区8设置于所述漂移区2和所述基体区3之间。
[0017]在一种实施方式中，所述漂移区2和所述基体区3之间设置有金属层，所述金属层与所述漂移区2之间的界面形成所述势垒缓冲区8。
[0018]在一种实施方式中，所述势垒缓冲区8为所述基体区3与所述漂移区2之间的肖特基结。
[0019]在一种实施方式中，所述P型源区41和所述N型源区42的掺杂浓度均为重掺杂浓度。
[0020]在一种实施方式中，所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；
[0021]所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；
[0022]所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；
[0023]所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度且所述控制栅52的掺杂类型为P型掺杂。
[0024]本申请第二方面提供一种屏蔽栅沟槽型场效应晶体管的制备方法，用于制备本申请第一方面所述的屏蔽栅沟槽型场效应晶体管，包括：
[0025]以半导体材料制备衬底区；
[0026]在所述衬底区上外延形成漂移区；
[0027]在所述漂移区上以离子注入或扩散方式形成基体区；
[0028]在所述漂移区的一侧刻蚀沟槽；
[0029]在所述沟槽内依次沉积P型掺杂半导体材料、多晶硅、氧化物和多晶硅，形成屏蔽栅、绝缘层和控制栅；
[0030]在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成所述P型源区和所述N型源区；
[0031]在源区上方形成源极；
[0032]在所述沟槽上方形成金属栅极；
[0033]在衬底区下方制作漏极。
[0034]在一种实施方式中，所述在所述漂移区上以离子注入或扩散方式形成基体区之前，包括：
[0035]在所述漂移区上沉积金属形成势垒缓冲区。
[0036]在一种实施方式中，所述在所述基体区上掺杂形成源区，包括：
[0037]在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成P型源区和N型源区，使得所述P型源区和所述N型源区相接。
[0038]本申请提供的技术方案可以包括以下有益效果：
[0039]当处于雪崩状态时，漂移区处于正向阻断状态，漂移区充当反偏耐压区，而反偏耐压区中因碰撞电离产生的空穴电流可分流至P型源区，由于空穴电流在沟槽区和漂移区的交界处产生，该空穴电流沿着该交界面经过基体区后再流入P型源区。
[0040]本申请提供一种屏蔽栅沟槽型场效应晶体管，其源区由P型源区和N型源区组成，P型源区和N型源区交替排列，且P型源区相接于沟槽区设置。因此，当发生雪崩击穿时，空穴电流能够沿着沟槽区的侧边直接注入P型源区，空穴移动的路径变短，对应着更低的正偏电
压，抑制寄生三极管的开启，提高了屏蔽栅沟槽型场效应晶体管的雪崩耐量。
[0041]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
[0042]通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。
[0043]图1是本申请实施例示出的一种屏蔽栅沟槽型场效应晶体管的结构示意图；
[0044]图2是图1所示的屏蔽栅沟槽型场效应晶体管A
‑
A
’
的剖面图；
[0045]图3是现有技术的屏蔽栅沟槽型场效应晶体管的结构示意图；
[0046]图4是本申请实施例示出的一种屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图；
[0047]图5是本申请实施例示出的一种屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。
具体实施方式
[0048]下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。
[0049]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型场效应晶体管，其特征在于，包括：衬底区(1)、漂移区(2)、基体区(3)、源区(4)、沟槽区(5)、漏极(6)以及源极(7)；所述漂移区(2)与所述衬底区(1)相接，以所述衬底区(1)指向所述漂移区(2)的方向为上方，所述基体区(3)和所述源区(4)依次设置在所述漂移区(2)的上方；所述沟槽区(5)设置在所述基体区(3)侧方，并分别与所述漂移区(2)、所述基体区(3)和所述源区(4)相接；所述源区(4)由P型源区(41)和N型源区(42)组成，所述P型源区(41)和所述N型源区(42)沿所述基体区(3)的顶面并列设置，且分别相接于所述沟槽区(5)；所述沟槽区(5)包括屏蔽栅(51)、控制栅(52)、绝缘层(53)和金属栅极；所述控制栅(52)和所述屏蔽栅(51)由上至下依次设置在所述沟槽区(5)内，且经所述绝缘层(53)分隔；所述控制栅(52)通过所述绝缘层(53)分别与所述基体区(3)和所述源区(4)相接，所述屏蔽栅(51)通过所述绝缘层(53)与所述漂移区(2)相接；所述源极(7)设置在所述源区(4)上方；所述漏极(6)设置在所述衬底区(1)下方；所述金属栅极设在所述控制栅(52)上方。2.根据权利要求1所述的一种屏蔽栅沟槽型场效应晶体管，其特征在于，在所述源区(4)的纵截面上，至少两个所述P型源区(41)和至少两个所述N型源区(42)交替排列，所述P型源区(41)与所述沟槽区(5)相接，使得所述P型源区(41)与所述沟槽区(5)之间的距离减少。3.根据权利要求1所述的一种屏蔽栅沟槽型场效应晶体管，其特征在于，还包括势垒缓冲区(8)：所述势垒缓冲区(8)设置于所述漂移区(2)和所述基体区(3)之间。4.根据权利要求3所述的一种屏蔽栅沟槽型场效应晶体管，其特征在于，所述漂移区(2)和所述基体区(3)之间设置有金属层，所述金属层与所述漂移区(2)之间的界面形成所述势垒缓冲区(8)。5.根据权利要求4...

【专利技术属性】
技术研发人员：张子敏，王宇澄，虞国新，吴飞，钟军满，
申请(专利权)人：无锡先瞳半导体科技有限公司，
类型：发明
国别省市：