集成组件和形成集成组件的方法技术

本申请涉及集成组件和形成集成组件的方法。一些实施例包含一种形成集成组件的方法。在导电结构上方形成横向交替的第一牺牲材料和第二牺牲材料，且接着在所述牺牲材料上方形成竖直交替的第一层级和第二层级的堆叠。所述第一层级包含第一材料且所述第二层级包含绝缘第二材料。使沟道材料开口形成为延伸穿过所述堆叠且穿过条带中的至少一些。在所述沟道材料开口内形成沟道材料柱。使狭缝形成为延伸穿过所述堆叠且穿过所述牺牲材料。用第一导电材料替换所述第一牺牲材料，且接着用第二导电材料替换所述第二牺牲材料。用第三导电材料替换所述堆叠的所述第一材料中的至少一些。一些实施例包含集成组件。施例包含集成组件。施例包含集成组件。

【技术实现步骤摘要】
集成组件和形成集成组件的方法


[0001]形成集成组件(例如，集成存储器装置)的方法。集成组件。

技术介绍

[0002]存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0003]NAND可以是快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。
[0004]在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)；以及第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元1003传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定待存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应以选择第一数据线1006和第二数据线1013上的信号，所述信号可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的A0到AX地址信号而选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间在存储器阵列1002与I/O电路1017之间实现通信。
[0005]图1的存储器阵列1002可以是NAND存储器阵列，且图2示出可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(Z
‑
Z')上，每一电荷存储装置串可包括例如彼此上下堆叠的三十二个电荷存储装置，其中每一电荷存储装置对应于例如三十二排(例如，排0到排31)中的一个。相应串的电荷存储装置可共享共同沟道区，例如形成在相应半导体材料(例如，多晶硅)柱中的共同沟道区，电荷存储装置串围绕所述半导体材料柱形成。在第二方向(X
‑
X')上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控制栅
的漏极连接到对应NAND串2061的电荷存储晶体管2081的源极。源极选择装置210连接到源极选择线214。
[0012]每一漏极选择装置212的漏极在漏极触点处连接到位线(即，数字线)228。举例来说，漏极选择装置2121的漏极连接到位线2281。每一漏极选择装置212的源极连接到对应NAND串206的最后一个电荷存储晶体管208的漏极。举例来说，漏极选择装置2121的源极连接到对应NAND串2061的电荷存储晶体管208
N
的漏极。
[0013]电荷存储晶体管208包含源极230、漏极232、电荷存储区234和控制栅极236。电荷存储晶体管208的控制栅极236耦合到字线202。电荷存储晶体管208的列是在耦合到给定位线228的NAND串206内的那些晶体管。电荷存储晶体管208的行是通常耦合到给定字线202的那些晶体管。
[0014]可通过以下来对三维NAND架构的竖直堆叠的存储器单元进行块擦除：在其下面产生空穴载流子，且接着利用电场来沿着存储器单元向上扫掠所述空穴载流子。
[0015]可利用晶体管的选通结构(gating structure)来提供栅致漏极泄漏(GIDL)，其产生用于存储器单元的块擦除的空穴。晶体管可以是上文所描述的源极侧选择(SGS)装置。与存储器单元串相关联的沟道材料可配置为沟道材料柱，且这类柱的区可以选通方式与SGS装置耦合。沟道材料柱的以选通方式耦合的部分是与SGS装置的栅极重叠的部分。
[0016]可需要重掺杂沟道材料柱的以选通方式耦合的部分中的至少一些。在一些应用中，可需要所述以选通方式耦合的部分包含重掺杂下部区和轻掺杂上部区两者；其中两个区与SGS装置的栅极重叠。具体地说，与轻掺杂区重叠为SGS装置提供非漏“关(OFF)”特性，且与重掺杂区重叠为SGS装置提供漏GIDL特性。术语“重掺杂”和“轻掺杂”相对于彼此而非相对于特定常规含义来利用。因此，“重掺杂”区比相邻“轻掺杂”区掺杂得重，且可以或可以不包括常规意义上的重掺杂。类似地，“轻掺杂”区比相邻“重掺杂”区掺杂得轻，且可以或可以不包括常规意义上的轻掺杂。在一些应用中，术语“轻掺杂”是指具有小于或等于约10
18
个原子/cm3的掺杂剂的半导体材料，且术语“重掺杂”是指具有大于或等于约10
22
个原子/cm3的掺杂剂的半导体材料。
[0017]可最初将沟道材料掺杂到轻掺杂水平，且接着可通过从相邻掺杂半导体材料向外扩散来形成重掺杂区。
[0018]期望研发形成存储器装置的新方法，且研发新存储器装置。

技术实现思路

[0019]本公开的一个方面提供一种形成集成组件的方法，其中所述方法包括：在导电结构上方形成横向交替的第一条带和第二条带，第一条带包括第一牺牲材料且第二条带包括第二牺牲材料；在条带上方形成竖直交替的第一层级和绝缘第二层级的堆叠，第一层级包括第一材料且绝缘第二层级包括绝缘第二材料；使开口形成为延伸穿过堆叠且穿过条带中的至少一些；在开口内形成单元材料柱；使狭缝形成为延伸穿过堆叠且穿过条带，条带沿着第一方向延伸，且狭缝沿着与第一方向交叉的第二方向延伸；用第一导电材料替换第一牺牲材料，且接着用第二导电材料替换第二牺牲材料；以及用第三导电材料替换堆叠的第一材料中的至少一些，由此使堆叠形成为包括与绝缘第二层级竖直交替的导电第一层级。
[0020]本公开的另一方面提供一种集成组件，其包括：导电阔区；交替的第一结构和第二
结构，其处于导电阔区上方，第一结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成组件的方法，其包括：在导电结构上方形成横向交替的第一条带和第二条带，所述第一条带包括第一牺牲材料且所述第二条带包括第二牺牲材料；在所述条带上方形成竖直交替的第一层级和绝缘第二层级的堆叠，所述第一层级包括第一材料且所述绝缘第二层级包括绝缘第二材料；使开口形成为延伸穿过所述堆叠且穿过所述条带中的至少一些；在所述开口内形成单元材料柱；使狭缝形成为延伸穿过所述堆叠且穿过所述条带，所述条带沿着第一方向延伸，且所述狭缝沿着与所述第一方向交叉的第二方向延伸；用第一导电材料替换所述第一牺牲材料，且接着用第二导电材料替换所述第二牺牲材料；以及用第三导电材料替换所述堆叠的所述第一材料中的至少一些，由此使所述堆叠形成为包括与所述绝缘第二层级竖直交替的导电第一层级。2.根据权利要求1所述的方法，其中所述第一牺牲材料和所述第二牺牲材料中的一个包括氮化硅，且另一个包括二氧化硅。3.根据权利要求1所述的方法，其中所述第一条带和所述第二条带具有彼此大致相同的横向厚度。4.根据权利要求1所述的方法，其中所述第一条带和所述第二条带具有相对于彼此不同的横向厚度。5.根据权利要求1所述的方法，其进一步包括在所述狭缝内形成绝缘板条。6.根据权利要求1所述的方法，其中所述第一导电材料和所述第二导电材料包括导电掺杂半导体材料。7.根据权利要求1所述的方法，其中所述第一导电材料和所述第二导电材料包括导电掺杂硅。8.根据权利要求1所述的方法，其中所述第一导电材料和所述第二导电材料包括用一或多个n型掺杂剂掺杂的硅。9.根据权利要求1所述的方法，其中所述第一导电材料和所述第二导电材料具有相对于彼此不同的组合物。10.根据权利要求1所述的方法，其中所述第一导电材料和所述第二导电材料具有彼此基本上相同的组合物且沿着缝隙彼此接合。11.根据权利要求1所述的方法，其进一步包括在形成所述交替条带之前在所述导电结构上方形成第一层，且在形成所述堆叠之前在所述交替条带上方形成第二层。12.根据权利要求11所述的方法，其中所述第一层和所述第二层中的至少一个包括重掺杂半导体材料。13.根据权利要求11所述的方法，其中所述第一层为导电的，且其中所述第二层为电绝缘的。14.根据权利要求1所述的方法，其中所述单元材料柱包含沟道材料柱；其中所述第一导电材料和所述第二导电材料包括重掺杂半导体材料且形成为直接抵靠所述沟道材料柱；且所述方法进一步包括从所述重掺杂半导体材料到所述沟道材料柱中的向外扩散掺杂剂，
所述向外扩散掺杂剂向上延伸到所述堆叠的所述第一层级中的至少一个。15.根据权利要求14所述的方法，其进一步包括使源极选择装置形成为包括所述第一层级中的所述至少一个。16.根据权利要求1所述的方法，其进一步包括沿着所述导电第一层级形成存储器单元，其中所述存储器单元包括所述单元材料柱的区；其中所述集成组件包含包括所述存储器单元的存储器装置；且其中所述第一导电材料和所述第二导电材料以及所述导电结构一起形成所述存储器装置的源极结构的至少一部分。17.一种集成组件，其包括：导电阔区；交替的第一结构和第二结构，其处于所述导电阔区上方，所述第一结构和所述第二结构沿着第一水平方向延伸且沿着第二水平方向彼此交替，所述第一结构与所述第二结构之间的界面为能够检测到的边界区；堆叠，其处于所述交替结构上方且包括沿着竖直方向与绝缘第二层级交替的导电第一层级；单元材料柱，其穿过所述堆叠且穿过所述结构延伸到所述导电阔区；以及存储器单元，其沿着所述导电第一层级且包括所述单元材料柱的区。18.根据权利要求17所述的集成组件，其中所述第一结构和所述第二结构具有彼此大致相同的横向厚度。19.根据权利要求17所述的集成组件，其中所述第一结构和所述第二结构具有相对于彼此不同的横向厚度。...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：